最近研究ADC中的SHA但不知道如何仿嫃Aperture jitter?如果直接进行瞬态仿真，查看采样开关（bootstrap）时钟信号的眼图是不是没有计入噪声，不准确?

高速ADC中的Aperture jitter应该是比较重要的指标请高手解答下

为见过有人做pss仿真的

那通过什么从什么跑出来能仿真SHA的tj呢?貌似不通过pss，就没办法仿真噪声

我没有仿真过这个指标，只仿真过SNDR不过SNDR吔反映不了采样抖动吧

谢谢楼上各位。外部clock是有jitter但是采样开关中有boostrapp电路，也会产生一定的jitter还是应该仿真吧?大公司的手册中都有ADC 的aperture jitter指标。如果最终的jitter大于250fsSNR岂不是要恶化?

这种真不知道最后是电学噪声占主导还是电源地的变化起主导。我觉得应该是后者

俺也想学习这个。關于RF设计分析的方法哪位可以给个指导?或者给介绍几本参考书?

你说的tie也叫做jee吧，但是jc和jee貌似只是一个根号2的关系

我用过TRAN NOISE仿真过PLL，要仿嫃很长的时间才收敛你把你的SIMULATION时间拉长10倍，结果可能就不一样了

申明：网友回复良莠不齐，仅供参考如需专业解答，请学习本站推絀的