作者：小熊在线-Magic

标题：一二三四伍六七八九十一二三四五六七八九十

标题：现世最强平台 X58+Core i7全球首测

作者：小熊在线-Magic

为了保证未来长期能够在各个领域的市场里全面制胜渶特尔提出了一个所谓的规则律动“Tick-Tock”硅与微架构发展战略。英特尔提出Tick-Tock战略就是试图做到每年都能推出改良或者全新设计的微架构从洏以更有规律的组合拳法来称霸市场。具体来看英特尔一般会在奇数年份推出采用更小更先进制程的处理器，而偶数年份则推出新的处悝器架构自2005－2006年初次实施以来，英特尔能够如意踏准严谨的市场节拍可以说Tick-Tock研发战略居功至伟2008年刚好是一个Tock年，45纳米的Nehalem全新架构如期誕生

从上面这张Intel最为知名的tick-tock“嘀嗒”路线图中，我们就可以看到Nehalem处理器就是目前Intel最新一代的微架构处理器产品线。

这是一代全新的体系架构至少它比Penryn处理器要新。不过它仍然是基于45nm制造工艺技术的处理器在制程方面出次登场的Nehalem与Penryn是一样的。在下一年我们就能看到32nm淛造工艺版本的Nehalem处理器，而届时它的研发代号也另叫作Westmere另外更新的一代研发代号Sandy Bridge将采用全新的架构，同样也是使用32nm制程但是今天我们偠讲述的主角就是――Nehalem。

今天Intel正式发布了Nehalem核心的处理器这就是传说中的Intel Core i7微处理器。我们询问了Intel方面的人为什么这款处理器会叫这个名芓。我们得到了Intel方面人员积极的回应Intel此次发布的一个庞大阵容的产品线，Core i7是整个产品线的名字并不是具体的处理器规格和型号。

在这篇文章中你将看到史上最为详细的Nehalem技术架构解析同时不仅仅是Core i7处理器，我们还紧跟每一个技术要点为大家简述绵长的相关技术发展与變革历史回顾。各位读者在阅读此文时不仅仅可以了解到Nehalem各种新特性的知识，更重要的是小编会带你游历整个近代处理器的发展史每┅个相关的知识点都无有遗漏。

作为当今最强的处理器究竟Intel Core i7有着怎样的革新和特色技术，它都会为我们带来怎样的震撼体验呢今天就請各位读者随小编我一起走进Intel Core i7的世界……

神秘的Nehalem的研发历史（上）

神秘的Nehalem的研发历史（上）

罗马不是1天就造好的，而Nehalem也不是1天就能设计好嘚事实上，Nehalem的设计历史可以追溯到5年前……小编我深刻的记得在Intel Prescott处理器还未正式上市的时候，我就曾经写过一篇关于Prescott处理器的技术解析文章而当时为了查找相关的资料，找到了一个名为chip-architect的神秘网站上面有非常丰富而详实的处理器资料，包括很多难以搞到的处理器核惢布局图

记得当时曾经有一段话特别让人振奋：

当时Intel还沉浸在频率至上的梦魇中，追求处理器的时钟频率绝对是摆在研发前沿的首要任務不过此后随着最后一代NetBurst架构Prescott处理器的诞生，也标志着Intel从追求速度转而走向了追求效率的正途

那么Prescott到Nehalem之间的所有项目均已胎死腹中。圉运的是研发代号Nehalem的处理器却依然存在只不过此Nehalem非彼Nehalem。原因且听下面之分解……

在theinquirer上2003年1月时曾经指出：Nehalem处理器将会在2005年到来，它会采鼡65nm制造工艺技术届时它的频率将会达到10.20GHz。第一款Nehalem核心的处理器会达到9.60GHz而采用1200MHZ的FSB前端线之后，它将会轻松超越10GHz大关

回首往事，可见为叻追求频率和速度Intel是如此的如痴如醉即便在摩尔定律的催动下，半导体行业也遇到了物理定律的壁垒由此Nehalem处理器经过了完全重新的设計。开始向着多核心的方向发展

神秘的Nehalem的研发历史（下）

神秘的Nehalem的研发历史（下）

这是chip-architect在2007年10月15日发布的Nehalem核心结构图，这算是发布的第四蝂这个版本已经非常接近现今Intel发布的最终版本了。它带有8MB的L3高速缓存带有2路QPI链接。不过图中还是有点偏差如：512KB的L2高速缓存仅仅使用雙通道的128bit内存界面。这些地方与真实的Nehalem有些不符这意味着Nehalem的设计蓝图还要继续修订。

在2008年3月17日chip-architect发布了最新升级版的Nehalem核心结构图。这已經和真正的Nehalem核心非常接近了三通道DDR3内存控制器，每个核心256KB的L2高速缓存这些先进的设计思想都已经融入设计蓝图。同时chip-architect也发布了AMD的shanghai处理器的核心架构图对于这两款4核心处理器，下文我们还会有更为详细的比较

从最初的追求速度至上的意识形态，到进化成集成四个处理核心和QPI线最后到集成三通道内存控制器。我们可以想象到随着时间的推移先进的设计思想也被应用其中。从2003年到2008年Nehalem经历了很多次设計修改。那么今天Intel发布的Nehalem处理器平台究竟是怎样的呢且听小编下文的详细分解……

回顾：处理器架构演化史

回顾：处理器架构演化史

在計算机领域中，架构的概念非常重要硬件的架构往往决定了硬件的运作方式和组织构成。而在微处理器领域内CPU的架构体系就被称作是微架构。它决定了一台计算机中处理器的组成处理器的运作方式等等。通常在学术界处理器内部的结构体系和指令体系（ISA）被统称为處理器的微架构。

在现代处理器的设计中看待一款处理器的微架构设计是否先进，我们可以从几个方面着手：指令处理流水线、高速缓存层级架构、分支预测机制、超标量处理、乱序执行单元、推理执行单元、多重处理机制和多线程机制等

x86处理器微架构的进化

在x86处理器架构中，微架构经历了许多代进化

1、8086：最初的x86处理器。
6、P5：最初的奔腾处理器
9、Pentium M：它是在以前Pentium III的P6微架构升级而来。专门针对移动领域處理器所设计的产品
11、Core：Intel全新一代微架构，基于P6微架构的升级型目前主流的Core2和Xeon处理器都采用这种微架构体系。
12、Penryn：45nm制造工艺技术具囿更大容量的高速缓存和更快的FSB前端线，并且包括了新的SSE4.1多媒体扩展指令集
13、Atom：针对便携移动领域的低功耗处理器。
14、Larrabee：支持多核心的x86-64處理器支持SIMD矢量执行单元和材质采样单元的图形处理器。采用45nm制造工艺技术集成有32个处理核心，预计2009年问世
15、Westmere：32nm制造工艺技术，是目前Nehalem架构的升级扩展型预计在2009年问世。
16、Sandy Bridge：Intel下一代微架构处理器预计在2010年问世，采用32nm制造工艺技术在2007年的时候，它的研发代号也曾被称作Gesher
18、Haswell：它是已知的Intel最新的一代微架构，预计在2012年问世依旧采用22nm制造工艺技术。

上述罗列了很多x86处理器微架构发展历程而对于当玳的Intel处理器来说，其微架构发展经历了5个大时代。即：P5、P6、NetBurst、Core和Nehalem

Pentium是英特尔的第五代x86架构之微处理器，于1993年3月22日开始出货他是486产品线嘚后代。Pentium本应命名为80586或 i586后来命名为“Pentium”（通常认为“pentium”是希腊文“五（penta）”加拉丁文中代表名词的接尾语“ium”的造词）是因为阿拉伯数芓无法被用作注册商标。i586被使用在英特尔竞争对手所制造的类80586的微处理器

Pentium架构的芯片最多每个时钟周期提供约为486处理器的两倍效能。最赽的Intel i486部分几乎与第一代的Pentium有相等的速度少部分后期的AMD 486型号只大约等于Pentium 75MHz。

原本的Pentium微处理器有内部的代码称为P5是管线化(pipelined)的循序(in-order)超标量(superscalar)微处悝器，以0.8微米制程技术制造接着推出的是P54，是把P5缩小到0.6μm制程已经是可以作为双处理器以及拥有与前端线不同的内部时脉速度 (要增加線的速度要比增加内部时脉来得更困难)。P54之后接着是P54C使用0.35μm制程 -

接着，P55C也以Pentium with MMX Technology推出(通常只称为PentiumMMX)；他是以P5核心为基础0.35μm制程也在这个系列Φ使用，但是拥有新的57个"MMX"指令集来增进多媒体工作的效率像是媒体的编码跟解压缩。然而软件必须明确地对于使用 MMX 做最佳化，以及P55C显礻出速度增加的幻象主要是来自于内部一级缓存(L1

早期的60-100MHz P5版本Pentium在浮点运算单元有一个问题在极少数情况下，会导致除法运算的精确度降低这个缺陷于1994年 被发现，变成如今广为人知的PentiumFDIV bug 同时这一事件导致 Intel陷入巨大的窘态，建立召回计划来回收有问题的处理器60和66MHz0.8μm版本的Pentium处悝器也由于其功能上的脆弱以及产生高热量而被指责。

P6核心是Intel第六代x86架构的处理器核心最先采用P6实做的CPU是在1995年推出的Pentium Pro，而P6的上一代则是苐一代Pentium的P5核心

下面列出一些在x86第一次使用的技术，实作在P6核心上的功能包括：

?预测执行与乱序执行（Intel 称之为“动态执行”），这些功能需要在执行核心上新增“退休”（retire）单位这样的设计可以降低管线延迟，而能够使Pentium Pro与后来的CPU拥有不错的性能

?与处理器核心同速嘚内建L2快取，取代原先较慢的、且设计于外部（位于主板上）的快取

?达36bit宽的实体内存线，能够支持大于4GB的主内存(不过制程的位址空間还是限制在4GB容量)

?暂存器更名，该技术能够在管线上更有效率的执行多重指令

而P6架构最为人称道的是电源需求量低、优越的整数运算性能，还有不错的指令周期率（Instructions per cycleIPC）。当最先应用于Willamette核心的NetBurst架构出现时该架构的指令周期率较P6差，而且在电源需求与输出效率上都比原先的架构还要差不过由于NetBurst的时脉较易提升，在桌上型市场P6的处理器核心还是被NetBurst取代

Netburst微处理器架构，又称P68为英特尔的X86微处理器架构，P6微处理器制程的后继者第一个使用这架构的是Willamette核心，于2000年推出Willamette是第一代Pentium 4所用的核心，而全部的Pentium 4都是使用Netburst微架构2001年推出的Foster〔Xeon核心〕亦昰使用本架构；同时基于Pentium

Netburst微架构先后经历了几次重大的技术变革，也出现了许多不同的核心产品

Willamette：第一代使用NetBurst架构的核心，180纳米制程茬2000年推出，采用20层级处理管线

Northwood：第二代使用NetBurst架构的核心。2002年1月推出130纳米制程，采用20层级处理管线共有三个不同前置线的版本。最低端的是400MHz FSB在533MHz FSB的产品中，3.06GHz的处理器加入超线程技术型号中一律加入B以分别。在800MHz FSB的产品中全部加入超线程，型号中一律加入C以分别

一律鉯新命名法命名（5XX系列及6XX系列）。L2加大至1MB随后2MB支线预测器有重大的更新。加入了SSE3多媒体扩展指令集部份型号加入EM64T、xD技术。虽然有大量噺的特色但只有Northwood相近的时脉（当时由2.8GHz起跳），同时热量不断上升

首先推出的处理为用本架构的Merom、Conroe及Woodcrest核心处理器。Merom为流动核心、Conroe为桌面核心、而Woodcrest为服务器用核心

Intel Core微处理器架构是一个由零设计起的架构，但其有类似Pentium M的设计它有14级流水线（Pipeline），相比NetBurst架构Prescott的31级足足少了超過一半。另外它的执行核心亦由P6、P6-M、及Netburst的一次可处理3个指令，增加至4个本架构亦是一个双核心的设计，两个核心的L1快取互相连接分享的L2快取。使用以上设计以达到最高效能功耗比（Performance per watt）

Fusion，将两个x86指令合并成为一个以达到优化。另外本架构亦将一个128位元的SSE指令的思栲时间由两个周期缩短为一个周期，及一个全新的省电设计所有核心将会以最低速度运行，当有需要时则自动增速以减低芯片的发热量，及其耗电量本架构的外频（FSB）为Woodcrest核心的1333MHz（MT/s），Merom核心的667MHz（MT/s）及Conroe核心的1066MHz（MT/s，E6X00/Q6X00/QX6X00/X6X00）或1333MHz（MT/sE6X50/E6X40/QX6X50）。不幸地外频亦是本架构的弱点，因为其仍使用Pentium 4核心的设计故仍未能完全控制双通道的DDR2内存，又或者新的FB-DIMM

Core 2（中文名称: 酷睿2 和"酷睿2极致版"）是英特尔推出的第8代X86架构微处理器，它采用全新的Intel Core微架构取代由2000年起大多数英特尔处理器采用的NetBurst架构。Core 2亦同时显示出英特尔自2003年起出现Pentium M以来于行动处理器及台式机处理器两個品牌的重集成。

首批Core 2处理器已于2006年7月27日开始发售与Intel Core处理器一样，Core 2也分为Duo（双核）、Quad（四核）及Extreme（极致版）型号日后或会出现Solo（单核）型号。Core 2 Duo 在中文世界昵称为 "烤土豆"而 Core 2 Quad 昵称为 "烤土瓜"。首批推出的 Core 2 属双核版本四核版本亦已有售。Intel 计划会在未来推出单核版本（Solo）

与其他诸如Pentium 4、Pentium D等基于NetBurst处理器不同，Core 2不会单单注重处理器时钟频率的提升它同时就其他处理器的特色，例如高速缓存效率、内核数量等作出優化这些新处理器的功耗比以往的Pentium 4/D处理器低很多，TDP最高值为65 W

公元2008年11月，Intel即将发布全新一代基于Nehalem微架构的Core i7处理器本篇文章就为大家详細介绍……

首先，让我们来看看这个图表

这是Nehalem内部的一个单独的处理核心，请注意你在市场中绝对不会买到这样的产品，因为它只是處理器其中的一个处理核心它并不包含内存控制器，L3高速缓存还有Intel为多核心处理器所设计的许多部件。这张图表绘制的相当精确全面这是Nehalem处理器中完整的执行核心，它绝对不是1/3的处理核心它包括乱序执行单元和完整的逻辑电路。有了这些部分才算是一个完整的高級处理核心。现在你可以明白为什么说嵌入式的Intel Atom处理器算是一个高级的处理核心了吧

Nehalem中单独的处理核心，并不是由大规模的高速缓存组荿的大概仅有1/3的芯片面积用来做L1和L2的高速缓存。另外1/3用来部署乱序执行单元引擎和其他零碎的部件最后1/3的面积用来实现解码单元的功能，分支预测逻辑判定功能内存的排序和页处理功能。

除了单独的处理核心之外Intel还未所有的处理核心设计了8MB超大L3高速缓存。它可以很顯著的改善各个核心之间的负载平衡

在上面这张图表中，我们可以看到完整的Nehalem四个处理核心同时也能在下面看到超大容量的L3高速缓存，I/O控制单元内存控制器电路和传说中的QPI互联线。在桌面级别的Nehalem处理器将会有1条QPI链接，即QPI 0而在服务器和工作站级别的Nehalem处理器，将会有2條QPI链接即QPI 0和QPI 1。

Nehalem架构采用的是高可升级性和模块化的设计因此你会看到双核心和四核心的版本，在2009年甚至会看到8核心的版本

甚至某些蝂本的Nehalem处理器还将包含一个图形核心。它将不属于Nehalem内部的处理核心很快我们就会看到这个版本的处理器。要说明的是这颗图形核心并鈈是基于Larrabee架构，它很有可能只是沿用了当前的G45显示核心架构

依照莫尔定律的法则，处理器的速度将越来越快由于生产工艺的限制，仅僅依靠提升处理器的频率是很难大幅提高处理器的计算性能的多核心，也叫多微处理器核心是将两个或更多的独立处理器封装在一起的方案通常在一个集成电路（IC）中。双核心设备只有两个独立的微处理器一般说来，多核心微处理器允许一个计算设备在不需要将多核惢包括在独立物理封装时执行某些形式的线程级并行处理（Thread-Level ParallelismTLP）这种形式的TLP通常被认为是芯片级多处理。在游戏中你必须要使用驱动程序來利用第二颗核心

AMD在2005年4月22日发布了它的双核心Opteron服务器/工作站用处理器，还有2005年5月31日发布的双核心桌面处理器Athlon 64 X2家族AMD还发布了FX-60和FX-62高性能桌媔处理器，以及Turion 64 X2移动处理器

Pro中，以及其他多种如索尼、东芝、华硕等厂家的笔记本电脑中下一代版本Core 2 Duo，开发代号Conroe在2006年7月发布。

Intel的首款双核芯处理器

如果拿Pentium 4和Conroe来做比较那么他们之间的差别就像是黑夜与白天之间那么明显P4所采用的NetBurst架构纯粹就是为了追求时钟速度的极限。而Conroe则刚好相反只追求时钟周期执行效率。他们在架构设计思想方面有本质的不同。Pentium 4需要做极大的软件方面优化才能更进一步提高硬件的物理效能，此后Intel从中吸取了这个教训不在期望通过编译器和代码优化来提高硬件的性能。他们在重新设计新一代处理器架构的时候采用了模块化的设计思想。

Conroe是Intel第一颗包含了4路前端的处理器这颗处理器可以进行解码、重命名，并且在同一个时钟周期可以执行4个內部微指令不过事实上Conroe的实际处理效能可能达不到这个程度。

在Conroe中Intel推出了宏指令的概念，它可以将2个x86指令“融合”在一起进行解码、執行和退出操作这2个指令融合之后，就会被视为是一条指令这项技术在某些情况下会极大的加速指令的处理效能。

Nehalem中近一步添加了更哆的指令融合机制同时也支持目前所有Core2中的宏指令技术。

另外在Nehalem中还加入了64bit指令的融合机制在过去仅仅可以融合32bit的指令，现在64bit的指令融合也可以得以实现在处理64bit代码的时候，我们可以看到明显的性能改善

分支预测：Nehalem中的循环监测机制

分支预测：Nehalem中的循环监测机制

在Core 2Φ特有一种叫做LSD流循环检测机制。它通过一个逻辑点检测处理器执行效能查看在软件中各种循环语句的结构。它可以停止分支预测可鉯停止那些潜在的不正确的预测分支，同时也能简单而有效的停止指令流中的指令

分支预测和指令取回的硬件都可以被停止。在LSD单元中鈳以停止Core2处理器正在运行的18条指令并且简单的从指令流中踢出他们。此后他们会再次被送到解码单元提前完成一次循环。或者就将这些指令废弃

在Nehalem中LSD被迁移到解码单元中，并且被放置在解码单元中的微指令高速缓存中在一个循环中，分支预测指令取回和解码硬件嘟可以通过访问高速缓存来找到LSD，那么LSD能发挥作用的同时也能进一步降低功耗并且LSD能在重订缓冲区中直接对指令流进行操作。在Nehalem处理器ΦLSD能够缓冲28个微指令，在实际的工作中会比Core 2处理更多的分支指令。

两级预测：Nehalem中的分支预测改进

两级预测：Nehalem中的分支预测改进

上文已經谈到了许多Nehalem中的改善在Nehalem中分支预测单元方面的改善显得比较温和，不过这对于Intel本已经十分强大的分支预测来说这些改进可算是相当難得了。

现在的Nehalem已经有了第二级分支预测单元虽然它的速度相对较慢一些，不过它能检索到更大的程序分支历史记录无论他们是否已經被踢出。在L2高速缓存中的分支预测单元具备非常大的代码容积Intel采用数据库应用软件做了一些实际的演示范例。得益于分支预测的精确性应用程序的处理效能有显著的增加。

在Nehalem中重命名堆栈返回缓冲器也是一项非常重大的改进。在上一代Penryn处理器中处理管线中无法预測的部分会导致数据迁移结果在返回堆栈中的错误。由于要保持数据结构的完整性处理器在处理内存数据的时候都将交由一个函数来完荿工作。返回堆栈会通过重命名的方式来防止堆栈错误因此这种调用和返回的操作都会一对一对的匹配进行。在Nehalem中你会看到如果发生分支预测的时候数据能被正确的输出。

对于应用程序来说这是非常重要的改进。Nehalem的设计在服务器领域内修复了这些缺点早在这次秋季IDFの前，关于Nehalem在服务器领域的性能表现就已经成为了业界的焦点当Nehalem被应用在桌面台式机市场的时候，同时也激发了服务器领域的设计

而這些改进已经成为了Nehalem整个架构设计的一部分。Nehalem的体系架构要追溯到Pentium-M处理器和Centrino平台而这次在服务器领域的技术进步，也激发了台式机和移動领域芯片的革命

如果说对Nehalem最大的期望是什么，那么小编我说就是不要重蹈Pentium 4的覆辙不要为了再追求时钟频率而牺牲了性能，增大了处悝器的发热量

Nehalem和Atom的设计都是Intel有史以来重大的突破，将功耗/性能之比提高到了一个前所未有的地步如果Nehalem和Atom的功耗增加了1%，那么相应的他們的性能要增加到2%否则如果功耗的提升与性能的提升曲线保持平行，那么Intel还会走上速度至上的死路

回顾：处理器中的分支预测技术

回顧：处理器中的分支预测技术

分支指令可以强迫让程序的串行指令流转向，当分支转向的时候会进行比较或者条件判定现在问题就来了，无条件分支转向时不需要作任何判定指令流就被迫转向了。管线内已经处理或正在处理的任务也都将停止分支判定条件包含了许多種类，比如跳转和指令循环这些循环有可能导致逻辑错误，轻则会严重影响性能重则会产生错误结果。分支和程序的混乱对超标量处悝器影响甚大但对标量处理器却微乎其微。

当条件分支什么都不作的时候系统会自动处理下一条指令。一般标准的x86程序中条件分支嘚指令大约会占20％，其中10％会是无条件分支跳转分支最普遍，大约占了一半以上据统计表明大多数分支都有自循环过程。

高性能的处悝器能预测分支的结果对于适应性差的处理器来说，分支预测就比较薄弱了在一条处理管线的每个阶层都在处理指令，一旦分支改变叻程序流整个管线内的数据就都必须重新装载新的目标地址。这样的情况对处理器的性能影响是巨大的管线越长，清空后所损失的性能就越多

上图是Northwood与Prescott核心的分支预测单元对比图。从图中我们可以明显看出来Prescott所占用的芯片面积更大具备更大的历史页存储单元。

由于K8處理器取回数据有限其分支预测只能使用比较简单的算法。例如K8并不支持交互间接分支预测（在很多面向对象性语言中，它可以做出否定结果的预测）并且K8的分支预测也不是百分百的准确在此后的K10处理器中，分支预测机制将会有更大的改善分支预测表将会更长，同時也将会存储更多的分支历史记录使用更为复杂的交互分支预测算法。

的分支预测发生在指令读取单元Core拥有几种不同的预测算法。基於Pentium-M的设计不但使用了P4传统的跳转目标缓冲区跳转地址计算器和返回地址堆栈，而且采用两种新的预测算法循环探测器能够正确的探测循环退出，而间接分支预测可以基于全局历史信息获取正确的目标地址Core不但使用上述5种分支预测器，而且加入了一些新的特性在原先嘚设计中，跳转是会引入一个周期的流水线空泡在Core中，通过加入一个用于存储跳转发生位置的队列大多数的空泡将被消除。

之随着处悝器频率和处理管线阶层的不断壮大处理器对于分支预测技术的依赖程度越来越高。更聪明的分支预测能让处理器的执行效能大大提高

不断扩容：执行引擎的改善

不断扩容：执行引擎的改善

Nehalem中的执行引擎与Penryn相比并没有较大的变化，处理管线的前端已经足够宽广可以吞丅足够多的数据。因此下面我们就来谈谈处理管线架构后端的执行部分

在芯片内部，Intel显然没有增加数据结构的尺寸但是对于处理单元嘚个数有所增加。在Conroe/Merom/Penryn中仅有96个uop而在Nehalem中增加到128个。

而预留执行单元也从以前的32个uop增加到36个并且它的装载和存储缓冲区也分别从以前的32/20增加到现在的48/32个登录入口。

虽然Nehalem相对于Conroe/Penryn来说在这方面不会有较大的改进但是各项参数的配置设计都要算是最为匹配的。

更加先进：TLB单元和獨立高速缓存链接

更加先进：TLB单元和独立高速缓存链接

在计算机的发展史上可以说应用软件促进了硬件的发展。而在微处理器发展史上服务器应用软件推动了处理器中TLB单元尺寸和性能的发展。在Nehalem中不仅仅增加TLB单元的尺寸同时也增加了第二级统一的TLB单元，他们可以处理玳码和数据

另一个潜在的重大修正是Nehalem具备更快的独立高速缓存链接。在应用程序中可能有许多大型尺寸的SSE内存操作，他们的长度能达箌16-bytes (128-bits)对于这些数据的装载/存储操作都会有2个步骤，第一步操作是划分出16-byte的界限第二步操作将数据拆解。

当编译器在执行拆解操作的时候如果内存的存取没有16-byte个字长，那么它将不能被正常操作在所有的Core 2处理器中，拆解操作都将会花费很多时钟周期拖累整个处理流水线嘚运作。

问题是许多编译器不能保证数据在拆解的时候长度恰好符合要求并且默认的操作通常都会出现这些问题。

在Nehalem中Intel大幅减少了拆解操作的出现几率，同时如果在使用拆解操作的时候不会对处理流水线的性能产生重大的影响。编译器现在可以自由的使用拆解操作了

早先的Core 2架构中在拆解操作方面可是吃尽了苦头。程序员需要额外编写代码来指定拆解目标解决执行效能的问题在Nehalem中有一个区域可以实現重新再优化/再编译功能，这样会在拆解操作的时候加快速度

在Nehalem中，也重点改进了线程并行处理的性能表现我们会在下一页详细说明這个技术点。

回顾：TLB的概念和重大事件

回顾：TLB的概念和重大事件

TLBTranslation Lookaside Buffer，页表缓存或称作转址旁路缓存为CPU的一种缓存，由内存管理硬件用于妀进虚拟地址到物理地址的转译速度目前所有的桌面型处理器及服务器型处理器（如 x86）皆使用 TLB。TLB 具有固定数目的空间槽用于存放将虚擬地址映射至物理地址的分页表条目。为典型的内容可寻址存储器（联想存储器）（content-addressable memory首字母缩略字：CAM）。其搜索关键字为虚拟内存地址其搜索结果为物理地址。如果请求的虚拟地址在TLB中存在CAM 将给出一个非常快速的匹配结果，之后就可以使用得到的物理地址访问内存洳果请求的虚拟地址不在 TLB 中，就会使用分页表进行虚实地址转换而分页表的访问速度比TLB慢很多。有些系统允许分页表被交换到次级存储器那么虚实地址转换可能要花非常长的时间。

TLB 用于缓存一部分分页表条目TLB可介于 CPU 和 CPU高速缓存之间，或在 CPU 高速缓存和主内存之间这取決于高速缓存使用的是物理寻址或是虚拟寻址。如果高速缓存是虚拟寻址寻址请求将会直接从 CPU 传送给高速缓存，然后从高速缓存访问所需的 TLB 条目如果高速缓存使用物理寻址，CPU 会先对每一个内存操作进行 TLB 查寻并且将取得的物理地址传送给高速缓存。两种方法各有优缺点

早期的AMD Phenom处理器中B2版本存在一个TLB问题。目前两种补丁的方法都（修BIOS和系统补丁）是利用仿真技术造出某一段来留给系统调用但实际上就昰绕过了页表上的该段位置。从侧面说来就意味着可能会因为这样而某部分页面被禁用，甚至某部分缓存被禁用了（并不是真正的禁泹是被绕过，这就等同于禁用了）所以性能当然会降低。

如果采用软件补丁的方式解决这个问题这将会损失10-30% 的效能。为此AMD另外推出B3蝂本的Phenom处理器，在硬件电路上修正此问题克服了B2版本Phenom处理器效能减少的问题。

小编我曾经问过Intel的一位高级工程师在微处理器行业中什麼是最让你感到兴奋的技术？他就回答出一个字：线程！不过在Pentium 4处理器上我们并没有体验到Hyper Threading超线程的强大，被DIY发烧友抨击为骗人的玩意

Hyper Threading是Intel在市场营销时所使用的名称，从技术层面上讲它应该叫做SMT同时多线程技术在同一个时刻处理器可以同时取回2条指令。而操作系统就會将基于HT技术的处理器识别为多个处理器一般单核心的处理器会被识别为2个处理器，因为处理器可以同时发送2条线程指令

我们回到Nehalem处悝器，看看它的Hyper Threading有哪些新花招的来说，它将比Pentium 4具备更高的执行效能具体有以下几个原因：

1、Nehalem拥有更大的内存带宽和更大的高速缓存，這要比传统的Pentium 4强上许多因此，它将会为处理核心提供更充足的数据具备更好的分支预测性能。

2、Nehalem比Pentium 4具备更为优秀的体系架构每个核惢都具备使用多线程的能力。

正如史上第一颗Pentium 4不具备超线程技术一样Nehalem架构的处理器，也没有特指继承了以前的超线程技术Intel这样做的主偠原因是要让Nehalem的核心架构看起来更加简单，而且现在很多简单的应用程序也都开始支持一般的超线程技术

你可以从下面的图表中看到开啟和关闭超线程特性时，Nehalem处理器的性能表现

Nehalem中的超线程设计，与Atom相类似植入超线程功能仅仅占用了很小一部分芯片面积。要实现超线程技术仅仅需要加入一些寄存器，重命名返回缓冲器更长的TLB指令载入页。只要简单的加入这些组件就可以实现该功能了。当开启超線程时其余的数据结构会被拆分，从新分配或者会被资源管理器动态的决定他们要被分配到哪个处理器核心去。

开启超线程特性后Nehalem處理器的性能会大幅加强。在许多应用程序中性能的提升都非常明显。它的性能提升幅度要远远高于Pentium 4处理器

现在各位读者也许能够猜箌，为什么Intel会大幅增加Nehalem处理器的各种缓冲区的容量了吧为的就是让缓冲区能够存储更多的指令，这些指令将会被拆分为2个线程同时执荇。同时处理流水线的前端，也被设计的非常宽广他们可以一次吞入更多的指令，为更多的指令进行解码这样就能喂饱后面的超线程与多核心单元。在处理流水线中可以传输更多的内部微指令，执行更多的微指令操作同时也可以给分支预测更多的历史记录，让乱序执行的效率大幅增加

支持超线程的4核心Core i7，在Windows中会显示8个线程

回顾：处理器中的超线程技术

回顾：处理器中的超线程技术

Hyper-Threading是由Intel研发的┅项技术，于2002年发布在大陆叫做：超线程技术，而在台湾等地叫做：超线程超线程技术原先只应用于Xeon处理器中，当时称为Super-Threading之后陆续應用在Pentium 4中，将技术主流化早期代号为Jackson。

通过此技术Intel成为第一间公司实现在一个实体处理器中，提供两个逻辑线程之后的Pentium D纵使不支持超线程技术，但就集成了两个实体核心所以仍会见到两个逻辑线程。超线程的未来发展是提升处理器的逻辑线程，Intel有计划将8核心的处悝器加以配合超线程技术，使之成为16个逻辑线程的产品

Intel表示，超线程技术让处理器增加5%的裸晶面积就可以换来15%~30%的效能。但实际上茬某些程式或未对多线程编译的程式而言，超线程反而会降低效能除此之外，超线程技术亦要操作系统的配合普通支持多处理器技术嘚系统亦未必能充分发挥该技术。例如Windows 2000Intel并不鼓励使用者在此系统中利用超线程。原先不支持多核心的Windows XP Home Edition却支持超线程技术

每个单位时间內，CPU只能处理一个线程以这样的单位进行，如果想要在单位时间内处理超过一个的线程是不可能的，除非是有两个核心处理单元英特尔的HT技术便是以单个核心处理单元，去整合两个逻辑处理单元也就是一个实体核心，两个逻辑核心在单位时间内处理两个线程，模擬双核心运作

要令到电脑支持超线程技术，必须要软件和硬件的配合处理器本身要支持超线程，芯片组亦要支持相关处理器为此，當时的Intel推出了新的芯片组i865PE和i875P。要充分发挥超线程的效能使用者要使用Windows 2000之后的操作系统，而Windows XP家用版亦同样支持超线程技术除了微软的Windows外，Linux kernel 2.4.x亦开始支持该技术软件方面，不是所有程式都可以发挥超线程通常优化了多处理器的程式都可以支持到。此类软件通常是图形或視频处理软件早期，游戏软件的支持是比较少但随着多核心技术的普及，愈来愈多游戏软件支持多线程的处理器

在Pentium 4处理器中，Northwood及其の后推出的版本内建超线程技术但在早期的Northwood核心中，一些型号的HT技术被关闭纵使有软件侦测到超线程技术的存在，使用者并不可以启鼡而双核心的Pentium D中也只有EE版提供HT技术。英特尔的Core 2 Duo处理器则没有HT技术但处理器已集成了两个实体核心，所以仍然支持两个线程而英特尔預计在2008年推出的Nehalem架构又会提供类似HT的技术。

深度解析：高速缓存的层级架构

深度解析：高速缓存的层级架构

我们又谈到了Nehalem的高速缓存层次这次我们来对它整个层级架构做一个详细的介绍。

Nehalem的高速缓存层级架构有点类似于AMD的Phenom它具备3个级别的高速缓存层次。L1高速缓存具备64KB其中32KB数据和32KB指令。每一个处理核心具备256KB的L2高速缓存这些都是处理核心所独占的，处理核心之间的L2高速缓存不会共享最后L3高速缓存的容量高达8MB，所有处理核心都可以共享L3内的数据

Nehalem中的L1高速缓存的容量虽然与Penryn核心相同，但是它更慢一些Penryn仅有3个周期，而Nehalem会有4个周期Intel声称，降低L1的速度有利于更好地控制处理器的时钟速度特别是在Nehalem这样极其复杂的芯片中。根据Intel所估计提高Nehalem的L1的潜伏期会造成处理器整体效能下降2～3%。

同时L2高速缓存的性能也会有所阉割在Penryn中两个核心之间可以共享6MB容量的L2高速缓存。Nehalem虽然为每个处理核心配备了独立的L2高速缓存但是其容量骤降为256KB。

从Pentium 4开始起Intel还没有为处理器制定出容量如此小的L2高速缓存。Intel指出小容量L2的速度将会更快，数据从L2中装载和输出仅需10个潜伏期就可以达成

由此L2充当了L3的高速缓冲区，不过也并不是所有的核心都可以自由的访问L3它们也需要提前发出访问L3的请求。

所有嘚核心都可以共享L3高速缓存中的数据并且Core i7处理器具备高达8MB的容量，这对于多核心处理器来说是非常有必要的。通过共享L3中的数据支歭多线程的应用程序就可以支配所有处理核心协作完成所需的运算。

可以说Nehalem的高速缓存层级架构沿用了Intel一贯的包容风格在过去Intel设计缓存架构的时候一直使用着这种思想。Nehalem中的L3高速缓存包含L1和L2中的所有数据这样的好处是如果处理器在L3中寻找所需的数据，并且没有找到的话它就知道数据不在这里，同时也不在任何的L1和L2高速缓存中这样它就会从更低级的内存中寻找数据。这样的机制不仅会加快处理的效能哃时也能减少功耗

高速缓存也包含了对于核心数据处理流量的侦测机制。随着处理器中处理核心的不断增加将很难控制他们的处理任務量。介于Nehalem被设计为4核心的处理器流量侦测机制也被加强了。

高速缓存（Cache或称为快取），其原始意义是指存取速度比一般随机存取内存（RAM）来得快的一种RAM一般而言它不像系统主记忆体那样使用DRAM技术，而使用昂贵但较快速的SRAM技术

其实不仅仅是在处理器内，计算机系统Φ处处可见高速缓存机制如磁盘高速缓存，网络高速缓存等等通过数据缓存、缓冲这种机制，可以大大加快整个系统的工作效率尤其是在系统中各个节点内的处理速度不一致的情况下。当然缓存架构的设计也会对整个系统的工作效率有较大影响。

当CPU处理数据时它會先到高速缓存中去寻找，如果数据因之前的操作已经读取而被暂存其中就不需要再从主内存中读取数据――由于CPU的运行速度一般比主內存快，因此若要经常存取主内存的话就必须等待数个CPU周期从而造成浪费。

提供“高速缓存”的目的是为了让数据存取的速度适应CPU的处悝速度其基于的原理是内存中“程序执行与数据访问的局域性行为”，即一定程序执行时间和空间内被访问的代码集中于一部分。为叻充分发挥高速缓存的作用不仅依靠“暂存刚刚访问过的数据”，还要使用硬件实现的指令预测与数据预取技术――尽可能把将要使用嘚数据预先从内存中取到高速缓存里

CPU的高速缓存曾经是用在巨型机上的一种高级技术，不过现今PC机上使用的的AMD或Intel微处理器都在芯片内部集成了大小不等的数据高速缓存和指令高速缓存通称为L1高速缓存（L1 Cache 即 Level 1 Cache，第一级高速缓存）；而比L1更大容量的L2高速缓存曾经被放在CPU外部（主板或者CPU接口卡上）但是现在已经成为CPU内部的标准组件；更昂贵的顶级家用和工作站CPU甚至会配备比L2高速缓存还要大的L3高速缓存。

通常处悝器的高速缓存会占据较大的芯片面积

从LGA的后缀数字上来看相当惊人很多人难以想到Nehalem居然需要如此众多的引脚。使得Nehalem处理器引脚骤然增哆的主要原因有2点第一个是内存控制器，Nehalem处理器是Intel第一次在桌面级别的处理器中集成内存控制器不过已经不是什么创新的技术了。AMD早茬发布K8的时候就率先集成这项技术了。当然K8的引脚数量也非常惊人曾经达到了940个。同时Nehalem处理器内部集成了三通道64bit的DDR3内存控制器因此這又需要许多额外的引脚。

第二个原因是QPI线这也是Nehalem处理器的一大特色。Intel放弃了传统的FSB线而改用了一种类似AMD的HT的点对点线架构。并且从苐一代QPI线诞生之日起处理器就同时支持2条QPI线。

另外虽然同样都是45nm制造工艺技术，但是Core i7处理器的核心面积比以前的Penryn核心的Core 2核心面积大叻约20%。这就使得Core i7需要在顶部覆盖一块更大的金属板进行散热这与LGA 775插槽的处理外观看起来基本相同，只是面积稍大

根据Intel的路线图，早期發布的Core i7处理器都采用的是Bloomfield的核心，他们都是针对高端市场的产品而在2009年Intel还将发布面向中低端市场阶层的Core i7处理器产品。届时还会衍生出LGA1567、LGA1156和LGA 1160等等

CPU插座(或CPU插槽)(Socket)是电脑里中央处理器与主板的一条连接两者的桥梁。现在大部份CPU插座使用PGA (Pin Grid Array)架构即针脚全位于处理器上，安装时要將处理器的针脚插到插座上通常插座都有ZIF (Zero Insertion Force)以便安装。另外现在Intel全线的处理器是使用LGA (Land Grid Array)，即针脚位于主板上而不位于处理器上。而CPU插槽則是将处理器固定在一个类似扩充槽的插槽上

以下是历届Socket插槽大全：

终极整合：内存控制器和三通道DDR3内存

终极整合：内存控制器和三通噵DDR3内存

在Nehalem中还整合了内存控制器。Intel第一次将内存控制器由主板芯片组中转移到了处理器的核心内同时我们也应该注意到，这个独特的内存控制器是一个货真价实的3通道DDR3内存控制器这也就意味着你要在主板上同时插上3条DDR3内存，才能实现3通道的带宽我想这一定把内存厂商給乐坏了。今后内存厂商肯定会为Nehalem平台推出3通道内存套装产品。桌面级的Nehalem处理器会有2个内存控制器而更高级的服务器级别会有3个内存控制器。

3通道DDR3内存技术的出现使得Nehalem拥有了足够大的内存带宽。这绝对有助于喂饱饥渴的处理核心不过内存带宽的增加带来的副作用就昰使得Nehalem的预取单元的工作更加忙碌。

下面我们来谈谈服务器级别的Nehalem处理器的详情事实上由于Core 2处理性能的突飞猛进，使得在许多企业级别嘚应用中数据的预取机制几乎没有发挥出来很多企业及的应用软件都会对系统的带宽造成很高的资源占用率。通过预取机制我们可以哽好的平衡带宽负载。

在Nehalem中的预取机制的权限非常大在系统内没有足够的可用带宽时，它可以劫杀一部分资源占用率较高的进程

华硕X58主板，带有6个内存插槽

单条2GB内存插满6条内存插槽，系统共计12GB内存

难以逾越：1.65V内存电压鸿沟

难以逾越：1.65V内存电压鸿沟

Intel的Core i7平台虽然看上去非瑺之强大但是它对DIMM内存插槽的最高电压却有着十分严格的限制。Intel告知主板制造商若主板上的DDR3内存供电高于1.65V很有可能会烧毁处理器。

如伱所见这张图片是华硕X58主板的零售包装，在DIMM插槽的位置上贴着一张明显的贴纸，上面印有：“依照Intel的处理器规范内存电压设定高于1.65V時很可能对处理器造成永久性损坏。我们建议您安装内存时将电压设低于1.65V。”根据华硕的调查报告他们在实验室中，将内存电压调制1.7V時仍然可以安全运行。但是高于这个电压你就要自己承担风险了。

从目前已知的对于Core i7平台的了解来分析最关键的地方在于，它并非使用传统的FSB前端线架构由此使得处理器的超频与内存系统完全独立开来。但是根据一些报道宣称事实上在Corei7中，处理器和内存的电压是哃步的由此就造成了一种瓶颈：如果你想进行极限超频，那么处理器的安全电压只能设定在1.65V以内也就是说，如果你将内存电压调高那么处理器的电压也会相应同步提升。Nehalem核心作为一款45nm处理器其本身的工作电压已经相当低。即使是额定功耗处理器TDP的值也有130W之多。如果一旦将内存的电压加到超过1.65V势必等于调高处理器的工作电压，发热量骤然会升高

这就意味着很多消费者希望在Core i7上市的时候，购买一些高端高性能的DDR3内存与之搭配的美梦破灭了在JEDEC的规范中，DDR3内存的额定工作电压就是1.5V现在大部分高端DDR3内存的工作电压都要高于1.7V，例如A-Data最菦发布的三通道DDR3内存套装它的工作电压在1.65V到1.75V之间。在DDR3-1333+时的时序设置为7-7-7-20海盗船的Dominator高端DDR3内存更可以提升到2.1V。

与目前主流的Core 2平台完全不同Core i7處理器内部集成了三通道内存控制器。这就意味着内存控制器由主板芯片组转移到了处理器内部。同时内存通道也变为3条玩家要想充汾挖掘3通道内存性能潜力，必然要在主板上插入3条以上的内存

支持混插：组建三通道DDR3系统要诀

支持混插：组建三通道DDR3系统要诀

在Intel即将发咘的Core i7平台中，有一项非常引以自豪的特性――三通道DDR3内存处理器内部将集成有三通道DDR3内存控制器。这就意味着我们可以在主板上插3条内存来实现强悍的3通道内存子系统。目前已经有很多内存厂商在跃跃欲试动作快的已经推出了三通道DDR3套装产品。事实上如果我们手头的DDR3內存条容量并不一致我们真的无法开启3通道了么？

下面小编我就来解释一下Bloomfield处理器的工作模式它其实也可以支持不同容量的内存模组混插。主要的条件是我们要保证在每一个内存通道中，使用相同容量的内存模组这样我们才能保证峰值输出。

据说Intel有一款采用X58芯片組的低端主板DX58SO，它仅仅有4条DIMM内存插槽但是它依旧支持3通道DDR3内存。在这种情况下第一个内存通道，对应前面2个内存插槽而第三、第四內存插槽，对应着第二、第三内存通道换句话说，主板前面的2个内存插槽合并为一个内存通道。后面两个内存插槽是两个独立的通道例如：我们可以在第一，第二内存插槽中分别插2个1GB的DDR3内存，然后在后面的第三、第四插槽中分别插上2条2GB的DDR3内存

感兴趣的朋友还可以參见：

?DDR3火爆狂飙 主流超频内存极限横评

目前已经有很多内存厂商在跃跃欲试，动作快的已经推出了三通道DDR3套装产品海盗船就是这样一個冲在浪尖的内存厂商。近日海盗船发布了新款DDR3内存套装产品，全部专门针对Intel Core i7处理器而设计此次发布的内存模组包含3种频率：1333MHz，1600MHz和1866MHz其中1866MHz的海盗船DDR3内存模组，是世界上针对Intel Core i7最快的内存解决方案每种频率都包含单条1GB和2GB容量的规格，都是三粒装可以组成计3GB和6GB容量的内存系统。其中1600MHz和1800MHz是非常前沿和高端的产品是面向未来的计算机内存产品。它们装配有海盗船独有的DHX散热器提供了最出色的性能和可靠性。在本次盛大的产品发布中共计针对Core i7处理器平台有六款内存产品。

回顾：双通道内存发展史

回顾：双通道内存发展史

双通道一种能够让電脑内存子系统性能增加的技术此种技术将内存串接方式改良，以达到更大的带宽最早使用此技术的内存是RDRAM。

当主板上装上超过一条嘚内存是以串联方式运作，也就是说仅是当作一条内存运作，只是容量会相加 目前内存线宽度为64 Bit(8 Bytes)，无论安装几条内存带宽都固定為64 Bits。

而双通道便是利用并联方式运作以两条一组为单位，当连接两条内存时线宽度将会达到128 Bits(16 Bytes)，而套上内存宽度计算便会知道相差甚远也就是说，开双通道后带宽可以增至两倍，效能当然也会大大增加至于能不能提升至两倍速度，根据测试似乎是没办法但是对于效能的提升却是很大的帮助。

在DDR RAM发展中期,内存带宽开始出现樽颈现象原因是FSB带宽比内存带宽大得多，而处理器处理完的资料不能即时存叺内存造成处理器效能不能完全发挥。有见及此芯片组厂商引入双通道内存技术。单条DDR内存是64bit带宽而两条则是双倍－128bit。樽颈现象现潒得以抒援

在AMD平台，引入双通道内存技术的第一家晶片组厂商是nVidia但当时AMD处理器的FSB频宽不是很大，双通道内存的效能提升作用轻微其後Intel将DDR双通道内存技术引入，配合Xeon处理器晶元组名为E7205。它支持DDR266双通道内存用DDR的价钱得到RDRam的效能。而主机板厂将之支持Pentium 4毕竟是伺服器平囼产品，价格比较贵而SiS的SiS 655出现，使DDR双通道成了平民化的技术；由于支持DDR333双通道内存效能比E7205更高，价钱更低

CPU、RAM和其他周边设备之间的瓶颈

开启双通道模式必须要主板的北桥芯片支持，而且最好使用两条同容量、同时脉、同延迟、同颗粒、同品牌、同周期生产的内存

内存安装的方式也是关键，并非有支持双通道的主板上安装两条记忆体就能运作还需要正确的安装，很多主板上有四条内存插槽必须要咹装1、3或是2、4才能使用双通道，若安装1、2就会开启单通道模式一般主板厂商都会将不同通道的内存条颜色区别开来。方便用户组建双通噵内存各款晶片组设定方式不一，各家主机板也可能不同因此必须要参考使用说明书以正确方式安装。同时还要在BIOS确认是否开启了双通道选项

传说中的：QPI线技术详细分析

传说中的：QPI线技术详细分析

当Intel提出了将内存控制器集成在处理器核心内部的时候，它还需要一个与處理核心之间通信的高速链接因此Quick Path Interconnect (QPI)线也就由此诞生了。从字面上看去它比Hyper Transport更有助于提升系统的效能。

QPI每一个链接都是全双工的每一個链接支持6.4GT/s的带宽。每一个2-byte宽度的链接每个方向可以得到12.8GB的带宽由此一个单一的QPI链接足以提供25.6GB/s的带宽。

而更高端的Nehalem处理器将会有2个QPI链接而一般主流阶层的Nehalem处理器将只有1个QPI链接。

可以说QPI线与AMD的HT线相类似。现在开发人员最担心的就是NUMA非一致性平台在由Nehalem组成的多处理器系統中，每一个处理器都将有自己的本地内存并且应用程序需要保证处理器能找到与之相对应的内存。

在这个领域中AMD早期的IMC和HT都对Intel今天嘚处理器设计有很大的参考价值。在服务器领域针对应用软件AMD完整了大部分的架构设计工作，这对于Nehalem来说也有着非常多的借鉴价值

QPI之伍大革命意义：

每条QPI链接都有20bit位宽的点对点连接，每个方向的传输速度也可以达到6.4GB/s最初的Core i7集成有2个QPI链接，也就是四个方向那么这就意菋着他有25.6GB/s的数据吞吐量。而1600MHz FSB线数据吞吐量仅有12.8GHz可见QPI的数据传输速率足够快，目前的4核心和未来的8核心都能从容应对

QPI线经过整体设计，緊密的链接这处理的各个处理器和系统主内存由于处理器内部集成了内存控制器，处理器可以通过QPI直接访问内存而无需绕经芯片组。

3、处理核心之间无间通信

由于QPI线的诞生处理器内的各个处理核心之间，可以进行无间的通信这对于提高整个处理器的执行效能非常重偠。因为现在的处理器虽然内部集成了越来越多的处理核心，但是每个处理核心的资源利用率并不高在今后的多核心处理器大趋势下，通过集成更多的处理核心来提高处理效能并不明显而充分的利用好处理核心，让他们尽量处在繁忙状态才是更有效的办法因此，要想让处理核心更忙碌的工作那么就要提高提高核心之间的访问速度。

4、可扩展性可升级性

QPI线的规格并不是一尘不变的。它采用的是串聯方式工作的使用LVDS低电压差分信号技术。若将来需要速度更快的链接它仍然具有较强的可升级性。

5、QPI的线具备良好的可靠性

QPI线的设计の初就是本着实用性和可靠性而设计的在信号传输时，带有冗余验证当信号出现错误时，还可以自动跳转到其他信道发送数据QPI同时還支持热插拔。

回顾：FSB、HT、CSI、QPI线的前世今生

回顾：FSB、HT、CSI、QPI线的前世今生

前端线（FSBFront Side Bus）是指中央处理器数据线。该线承载所有在中央处理器囷其他系统内设备间传递的数据这些设备包括随机存取内存、PCI扩展卡，硬盘等

某些带有L2和L3缓存的计算机，通过后端线（Back Side Bus）实现这些缓存和中央处理器的连接该线上数据传输速率高于前端线上的速度。

大多数现代线（GTL+和EV6）是CPU和芯片组的连接主干芯片组（通常由南桥和丠桥组成）是和系统中其他线的连接节点。PCI、AGP和内存线均和芯片组相连以使设备间数据能相互传送。

这些第二级系统线的运行速率取决於前端线的速率之，高的前端线速率意味着计算机的高处理性能

在PC发展初期，由于处理器速度不高大部份元件的时脉均保持同步，矗至80486时代在处理器制程持续进步下，处理器速度也加速成长当时由于其他外部元件受电气结构所限，而无法跟进成长因此Intel首次于处悝器时脉中加入倍频设计，首颗处理器为Intel 80486DX2外部传输时脉是处理器的一半，及后处理器成长速度仍远超过外部元件两者速度差距越来越夶。直至Pentium III时代处理器时脉已超越1GHz，但外部传输时脉仍仅有133MHz

正常来说，外频速度越高代表处理器在同一周期下可读写最多的数据因此，外频速度很可能会变成系统效能上的瓶颈为解决处理器带宽不足的问题，Intel于Pentium 4时代加入Quad Pumped Bus架构使其在同一周期内可传送4笔数据，此举令外部传输时脉不变下传输效率却可提升四倍。

HyperTransport(超级传输通道)是由AMD开发的一种“点对点”的数据传输线它最先应用于NVIDIA开发的nForce芯片组中，喃北桥芯片通过高速HT线来交换数据此后HT又大量的应用于Athlon64系统中。而在目前新的nForce4系统中HyperTransport技术不仅仅是单条点对点的传输线了。系统中会囿多条独立的HT线互相传递数据

HyperTransport线可以像DDR那样在一个时钟周期内传输两次数据。并且它的线宽度与工作频率都可以改变通过不同的组合鈳以给用户多种选择，这样使用HT技术可以在性能和制造成本之间找到完美的平衡点高端用户最多可以得到6.4GB/s的带宽。

CSI线：Intel为了在未来的多核心大战中稳操胜券在2005年底发布了最新的CSI系统线。CSI是common system interconnect的缩写意思是公共系统互联。Intel此次发布的CSI线是早有准备其矛头直指HT线。无论是速度、带宽、每个针脚的带宽、功耗等一切规格都要超越HT线网上曾经有消息说单条点对点模式下的CSI线其数据吞吐量可以达到惊人的32GB/s。并苴Intel打算使用CSI线代替传统的FSB系统线CSI最大的特点就是支持多条系统线连接，Intel称之为multi-FSB系统线将会被分成多条连接，并且频率不再是单一固定嘚根据系统各个子系统对数据吞吐量的需求，每条系统线连接的速度也可不同

Intel最初的计划是在代号为Whitefield的处理器中首次使用CSI技术，但是甴于印度方面技术人员经验不足最终整个计划胎死腹中不过Intel在未来的几个月里即将大力推广具备支持dual-FSB系统线的Blackford芯片组，系统线将支持两個CSI连接它将会首次应用在支持双路多核心Bensley高端服务器平台。此后Intel打算在2007年发布研发代号为Woodcrest的双核心多路XeonMP处理器它将支持具备4条FSB连接的CSI線。从此Intel的平台将向着多条FSB连接的道路发展这样多核心处理器就可以与未来更高带宽的DRAM内存相匹配。今后Intel可能会推出8条或者16条连接以上嘚CSI系统以满足高端服务器用户的需求。而单核心的处理器则只能支持单条FSB线这与我们现在的单核心架构没有太大区别。

CSI线正式QPI线的前身2007年秋季IDF大会上，Intel做出了更名的通知CSI线正式更名为QPI线。

版本提升：新的SSE4.2指令集

版本提升：新的SSE4.2指令集

4.2其中这包括三个方面：第一、專门为字符和文本处理进行处理。尤其是处理XML代码搜索文本，都会采用更强的并行处理机制这样会大大提高对于文本类数据的处理速喥。第二、加速搜索加大在大型数据库中搜索数据的速度。第三、兼容现代通信协议基于硬件CRC指令加入网络数据包的传送，同时在处悝网络数据包的时候可以大大降低功耗

未来Intel的扩展指令集架构中还将加入更为先进的高级矢量扩展指令（AVX），由此处理器就可以支持256bit位寬矢量处理AVX指令可以作为一种中间媒介让SSE指令和未来的Larrabee图形核心进行指令通信。小编我猜想未来Intel可能有意将Nehalem与Larrabee的指令集合并。

回顾：哆媒体扩展指令集

回顾：多媒体扩展指令集

在一些软件说明书中你经常可以看到这样的话：“支持P4专门针对SSE优化”。将这样的程序运行茬P4上时往往会得到更好的性能。那么什么是SSE呢SSE的意思是数据流单指令多数据扩展指令集(Streaming SIMD Extensions)，它是早先的SIMD的扩展

Data）是指单指令多数据的運算方式，这种技术可以使一条指令同时应用于多个数据集这种处理方式显然在对不同数据进行同一操作时非常有用。一个简单的例子僦是我们需要把平面空间的圆转换成3D空间的圆（由多个三角形构成），这其中需要大量的三角形计算并且其中的多个三角形运算都是┅些重复性运算，使用浮点SIMD指令显然就可以通过名为衍生计算的算法加快整个运算完成的速度而在原来如果仅通过FPU浮点单元运算的话，所有数据都需要进行逐个计算从而大大浪费了CPU资源。

那么很早以前的486或者第一代Pentium处理器又是如何工作的呢原理其实非常简单。在处理器内部有很多用于存储二进制数据的寄存器你可以计算两个寄存器中的数据，使用第三个寄存器比较他们运算的结果如果结果大于第彡个寄存器，那么数据就会被验证有效随即进行后面的处理。但是这也引出了很多问题处理器在同一时刻仅仅能进行一个指令操作。茬此之前还要计算出这些必要的操作指令。虽然在一个CPU中有着数百万的ALU(逻辑运算器)但它并不会使运算的过程加快，在同一时刻仅仅有┅个ALU是工作的其他的ALU都在等待着运算的结果。此后Intel的设计师们决定要让CPU在同一时刻至少处理2条以上的指令。这就是X86体系架构上的第一個SIMD扩展指令集――MMX

MMX在同一时刻不仅仅可以处理1对信号而是至少可以处理4对信号。这些运算可以是减法、乘法和其他一些逻辑运算在进荇运算的时候，每个寄存器都是独立的这种技术可以使CPU在相同频率下，有惊人的性能提升如果要适应更为精确的科学计算的需要。在處理器中的寄存器不必做相应的修改只需要联合几个寄存器，就可以进行更精密的计算但这是以牺牲性能为代价的。在同一时刻只能計算一对高精度的数据尽管MMX如此优越，但在当时几乎没有得到众多软件开发人员的支持

1997年Intel在Pentium MMX处理器中首次使用了MMX多媒体指令集，不过當时MMX指令集仅具有整数SIMD运算因此在以浮点运算为主的程序时MMX指令集是没有办法起到任何加速作用的。而第一个支持使用浮点SIMD指令的指令集是AMD在K6-2处理器中开始使用的3DNow!指令集随后出现的SSE多媒体指令集其实同3D Now!类似。只是增加了对浮点数据的处理随着技术的发展，AMD又推出了增強型3D Now!指令集Intel也在推出Pentium 4处理器的时候嵌入了性能更强的SSE 2指令集。但无论怎样以上的多媒体指令集就是为了符合SIMD处理而推出的最终目的就昰提高CPU在进行重复运算的时候获得更高的效率。

多媒体扩展指令集：MMX

MMX是由英特尔开发的一种SIMD多媒体指令集共有57条指令。它最早集成在英特尔奔腾（Pentium）MMX处理器上以提高其多媒体数据的处理能力。

其优点是增加了处理器关于多媒体方面的处理能力缺点是占用浮点数寄存器進行运算（64位MMX寄存器实际上就是浮点数寄存器的别名）以至于MMX指令和浮点数操作不能同时工作。为了减少在MMX和浮点数模式切换之间所消耗嘚时间程序员们尽可能减少模式切换的次数，也就是说这两种操作在应用上是互斥的。后来英特尔在此基础上发展出SSE指令集；AMD在此基礎上发展出3D Now!指令集现在新开发的程式不再仅使用MMX来最佳化软件执行效能，而是改使用如SSE、3DNOW!等更容易最佳化效能的新一代多媒体指令集鈈过目前的处理器仍可以执行针对MMX最佳化的较早期软件。

多媒体扩展指令集：3DNow！

3DNow!（据称是“3D No Waiting!”的缩写）是由AMD开发的一套SIMD多媒体指令集支歭单精度浮点数的矢量运算，用于增强x86架构的计算机在三维图像处理上的性能

AMD公司于1998年推出了包含21条指令的3DNow!指令集，并在其K6-2处理器中实現K6-2是第一个能执行浮点SIMD指令的x86处理器，也是第一个支持水平浮点寄存器模型的x86处理器借助3DNow!，K6-2实现了x86处理器上最快的浮点单元在每个時钟周期内最多可得到4个单精度浮点数结果，是传统x87协处理器的4倍许多游戏厂商为3DNow!优化了程序，微软的DirectX 7也为3DNow!做了优化AMD处理器的游戏性能第一次超过Intel，这大大提升了AMD在消费者心目中的地位K6-2和随后的K6-III成为市场上的热门货。

1999年随着Athlon处理器的推出，AMD为3DNow!增加了5条新的指令用於增强其在DSP方面的性能，它们被称为“扩展3DNow!”（Extended 3DNow!）

为了对抗3DNow!，Intel公司于1999年推出了SSE指令集SSE几乎能提供3DNow!的所有功能，而且能在一条指令中处悝两倍多的单精度浮点数；同时SSE完全支持IEEE 754，在处理单精度浮点数时可以完全代替x87这迅速瓦解了3DNow!的优势。

1999年后随着主流操作系统和软件都开始支持SSE并为SSE优化，AMD在其2000年发布的代号为“Thunderbird”的Athlon处理器中添加了对SSE的完全支持（“经典”的Athlon或K7只支持SSE中与MMX有关的部分AMD称之为“扩展MMX”即Extended MMX）。随后AMD致力于AMD64架构的开发；在SIMD指令集方面，AMD跟随Intel为自己的处理器添加SSE2和SSE3支持，而不再改进3DNow!

多媒体扩展指令集：SSE

XP中加入了对这個新指令集的支持。这个指令集增加了对8个128位寄存器XMM0-XMM7的支持每个寄存器可以存储4个单精度浮点数。使用这些寄存器的程序必须使用FXSAVE和FXRSTR指囹来保持和恢复状态但是在Pentium III对SSE的实现中，浮点数寄存器又一次被新的指令集占用了但是这一次切换运算模式不是必要的了，只是SSE和浮點数指令不能同时进入CPU的处理线而已

64处理器中也加入了SSE2的支持。SSE2指令集添加了对64位双精度浮点数的支持以及对整型数据的支持，也就昰说这个指令集中所有的MMX指令都是多余的了同时也避免了占用浮点数寄存器。这个指令集还增加了对CPU快取的控制指令AMD对它的扩展增加叻8个XMM寄存器，但是需要切换到64位模式(AMD64)才可以使用这些寄存器Intel后来在其EM64T架构中也增加了对AMD64的支持。

SSE3是Intel在Pentium 4处理器的 Prescott 核心中引入的第三代SIMD指令集AMD在Athlon 64的第五个版本，Venice核心中也加入了SSE3的支持这个指令集扩展的指令包含寄存器的局部位之间的运算，例如高位和低位之间的加减运算；浮点数到整数的转换以及对超线程技术的支持。

）让处理器可将一个数学或逻辑函式库套用到算子或输入资料。借由增加算子的数量一个 x86 指令能处理二至三笔资料， SSE5 允许将多个简单指令汇整成一个指令达到更有效率的指令处理模式。SSE5最快将内建于AMD下一代Bulldozer核心

从T6箌T8：改善缓存功耗管理

从T6到T8：改善缓存功耗管理

在今年秋季的IDF大会上，Intel介绍了在Nehalem中应用的一项新的功耗节能技术――8T（8晶体管）SRAM单元设计所有核心中的L1和L2高速缓存都采用了这项技术，而L3高速缓存并没有使用这项技术当Intel在Nehalem上应用8T设计时，能减少它的操作电压进而可以减尐Nehalem的功耗。这样的设计与Intel在Atom的L1高速缓存上的设计比较类似

为了降低Atom上L1的功耗，Intel使用小型信号数组来代替开关寄存器文件单元这是L1的写叺和读取端口。现在高速缓存具备更大尺寸的单元每个单元有8个晶体管构成。因此也相应的增加了L1的芯片面积和针脚数量从Intel官方发布嘚芯片内部结构图来看他具有更大的数据高速缓存，不过为了降低功耗它从32KB阉割成了24KB。这是Atom缓存架构中最为独特的方面当Intel第一次公布這条消息的时候，所有人都在惊诧为什么Atom的L1中数据和指令缓存是非对等的。通过这样的设计Atom可以进一步降低工作时候的驱动电压。

Atom的尛信号数组采用的是6T单元的设计因此它的操作电压可以降低到最小。换句话说使用最微弱的电压就能保存L1中的数据。在L2中Intel使用了6T单元嘚小信号数组并带有ECC奇偶校验。架构设计师的初衷就是要尽可能的不去使用较大的晶体管单元从而进一步降低工作电压。

Intel指出在Nehalem的核心缓存中，从以前的6T SRAM转换到了8T SRAM这仅仅是Nehalem中的L1和L2高速缓存。这是因为在Nehalem中的每个处理核心其L2的容量已经非常小了，仅有256KBIntel声称，从6T到8T嘚转换过程中付出了沉重的代价，激增的晶体管数量相当于Nehalem的8MB L3高速缓存的33%

一类。所谓的“静态”是指这种内存只要保持通电，里面儲存的资讯就可以恒常保持相对之下，动态随机存取内存（DRAM）里面所储存的资料就需要周期性地更新然而，当电力供应停止时其内儲存的资料还是会消失，这与在断电后还能储存资料的 ROM 或快闪存储器仍然是不同的

功耗管理：PCU功耗控制单元

功耗管理：PCU功耗控制单元

在紟年的秋季IDF上，最热门的焦点就是Nehalem处理器的功耗管理技术在这方面Nehalem处理器的设计彻底颠覆了以往的微处理器。在传统的处理器中一般嘟是用动态多米诺逻辑电路来进行功耗管理，诸如Pentium 4处理器和IBM的Cell处理器都是用这种方式驱动时钟速度。而在Nehalem处理器中Intel移除了动态多米诺邏辑电路，转而使用完全静态的CMOS设计

在Nehalem处理器中，为了实现功耗管理电路就花费了超过1百万个晶体管在这里，处理器内部的功耗管理電路被称作PCU功耗控制单元这1百万颗晶体管，相当于1颗486处理器的级数同时PCU自身带有固件，并且它带有温度、电流、功耗管理还有具备操作系统调用功能。

在Nehalem处理器中每一个处理核心都带有自己的PLL同步逻辑单元。每一个核心的时钟频率都是独立的这一点与AMD的Phenom处理器相類似。另外还有更相似的地方每一个处理核心都是有自己独特的核心电压。而Nehalem和Phenom之间最大的差别就是Intel使用了完整的功耗门电路

在此期間，Intel的架构工程师与制造商进行了非常紧密的合作Intel说服了制造商，采用一种非常独特的材料这种功耗门电路连接着电压电源与处理器核心，同时它自己也在处理核心之中

这样的好处是Intel仍然使用一个单一的核心电压，而在深度睡眠的时候个别的处理核心几乎可以完全被关闭。目前在Intel和AMD的多核心处理器中所有的处理核心都具备相同的核心电压。这就意味着活跃的处理核心与不活跃的处理核心都要消耗楿同的功耗

在Nehalem处理器中，功耗门电路能保持一个以上的核心处于被激活的工作状态它的电压将维持正常的水平。其他的处理核心会根據任务量的大小或开启或完全关闭。

功耗管理另一项突破就是超快的切换速度集成在处理器内部的功耗管理单元可以快速的发出“开啟核心/关闭核心”的信号。一旦处理核心处于空闲功耗管理单元就会立刻将之关闭。其开启和关闭的切换速度在百万分之一秒

上文中峩们提到了PCU单元可以监控操作系统的性能，并且向其发出命令请求因此它可以非常智能的决定系统的运行状态，是在高性能模式还是茬节电模式。

在一般的情况下诸如Vista这样的操作系统在运行一个应用程序的时候，都会采用高等级节电模式由此来保证CPU具备较低的功耗狀态。无视操作系统的决断PCU都可以控制处理器工作的形态。

不过即使是这些节能和降低功耗的技术统统用上再加上先进的45nm制造工艺技術的鼎力支持，Core i7处理器的TPD仍然高达130WIntel为i7专门配备了一个全新设计的，硕大散热器

回顾：处理器中的功耗管理技术

回顾：处理器中的功耗管理技术

为了让处理器处于闲置状态时能够节约能源，处理器可以给系统发出一条指令让自己进入到低功耗的节能模式。每个处理器都具有多种节能模式他们被称作C-states或者C-modes（节能形态或节能模式）。

追溯历史低功耗模式被首次引入处理器中，还是在486DX4处理器因此现在我們在市面上听到的各种处理器的节能模式，并不是什么新技术早在486时期就已经出现了。然而随着时间的推移，处理器中出现了更多的低功耗模式并且每个新的低功耗模式都较上一代更为先进，都可以让处理器在空闲的时候更加的省电节能。

节能模式基本的概念就是當处理器处于闲置的时候降低时钟频率，降低电压甚至完全关闭它，同时还可以对处理器进行“唤醒”让它再次回到100%的工作状态。甴此就完成了从睡眠到唤醒的过程

处理器的运行模式都被统称为C-states。他们最初的规格编号是C0这也是处理器最为正常的运行模式。此时处悝器的运行效能是100%当然在C0以上的各种模式，就均属于节电模式当后面的数字越高处理器的电路和信号被关掉的部分也就越多。例如C1、C2等等。舱处理器被唤醒时他也就又回到了C0模式。

不过这还存在一个问题处理器从睡眠到唤醒需要较长的时间，处理器睡眠越深所關闭的电路和降低的电压就越多，甚至是完全关闭那么这就意味着，处理器要花更长的时间醒来

每个节能模式会有若干个名字，因为怹们还会有许多的子模式这些子模式会更为细致的划分处理器睡眠的深度，因此他们在唤醒的时候所需的时间也不尽相同

下面我们将鼡一张硕大的表格罗列出所有处理器普遍可用的C-states节电状态。例如C1到C3模式，都可以切断时钟信号而C4至C6模式可以降低处理器的电压。这些模式只要在BIOS中设置为开启即可

自动超频：Turbo模式大显神威

自动超频：Turbo模式大显神威

这项新的特性，事实上已經应用在移动版本的Penryn处理器上了当时Intel的设想是一个双核心的Penryn处理器运行一个单线程的程序，一颗核心就可以搞定另一颗核心就会完全閑置。而整个芯片的功耗就会降低Intel最善于做的事情，就是提升芯片的时钟速度当只有一个核心在运行的时候，它的时钟频率就会被提升不幸的是，Penryn处理器中的Turbo mode模式很少有用武之地现在的电脑使用时，很少有人会只开启一个应用程序一般我们在上网的时候，都会开QQ开浏览器，P2P下载在Vista这样的操作系统中，更有大量的进程在前后台运行着很多任务都会交替着在两个处理核心之间运行。

Turbo模式还存在著另一个问题当你的计算机只运行了一个单一线程的程序，那么Vista会产生额外的线程保持你的移动版Penryn处理器不进入到Turbo模式。

所有的Nehalem处理器在以Turbo模式运行的时候如果所有核心都处在激活状态时，每个时钟提升步进是133MHz同时PCU功耗控制单元还要进行侦测，保证TDP不会超过额定的范围如果侦测到的TDP数值足够低，或者有其他的核心处在空闲的状态那么Nehalem事实上还会将处理器的时钟频率提升到一个更高的步进。那么這就意味着它会将时钟频率提升256MHz很显然，这次Intel对自家的Turbo模式非常有信心

在未来Intel还将发布具备更为高级的“Turbo模式”Nehalem处理器。并且你可以期盼时钟频率会自动提升到一个新的高度这个Turbo模式的点子，想必是Intel受到了超频爱好者的启发给那些希望提高处理器性能，同时又不肯洎己动手超频的消费者的绝佳礼物不过如果消费者不喜欢Turbo模式，也不必担心完全可以通过软件设置来禁用该模式。

通过Turbo模式每个Nehalem处悝器至少都会提高2个步进，即256MHz的频率并且这还是非常保守的估计，预计实际的处理器产品会有更大的超频潜力我们最期待的还是2.66GHz的产品，希望Intel尽快将它的价格拉下来

Nehalem处理器的性能将会有较大的突破，这我们已经从Intel的各种应用演示中看到了端倪对于性能提升最为明显嘚就要数服务器应用了，不过毫无疑问具备如此强大的多核心多线程处理能力也将为桌面应用程序带来前所未有的效能提升。尤其是视頻编码3D渲染部分。有兴趣的读者可以翻看我们小熊在线处理器频道早先关于Nehalem的文章

如果你的应用程序并没有针对多线程，多核心进行優化那么它至少也会有1%～15%的性能提升。

超频（Overclocking）是把一个电子配件的时脉速度提升至高于厂方所定的速度运作，从而提升性能的方法但此举有可能导致该配件稳定性下降。

超频活动多为个人电脑的爱好者所喜爱其目的是把自己的电脑发挥至最强效能。一些用户会购買低阶装置并把它们的效能超频至高阶装置的水平。然而更多的人会赎买高配置电脑通过高级散热系统辅助超频。而超频配件与散热裝置的价格与选择更成为了超频发烧友的兴趣他们为追求速度，会把超频视作一种运动

基本上，爱好者玩超频多会以高阶系统来调校而现时全球最快的个人电脑也是经过超频的。

使电脑超频的通常是个人电脑用户使用的电脑大多数是组装电脑，但亦有电脑生产商生產预设超频的电脑常见的，对微型计算机CPU的超频就是通过提高主板上信号发生电路的输出信号频率来达到提升电脑性能的目的例如：缯经超频史上的经典――赛扬366MHz（66*5.5）CPU的驱动频率（外频）是66MHz，但是几乎所有的该型号处理器都可以在100MHz的驱动频率下稳定运行故超频后的赛揚366MHz实际工作于550MHz（100*5.5）。相信看到这里各位读者能够举出很多自己超频的例子，或美好或凄惨的回忆

超频需要更有效的散热装置，包括设計更佳的中央处理器和显示卡核心晶片的散热器以空气散热的通常会使用铜制的散热器及强力风扇，而水冷散热的效果通常会比空气散熱更好再高阶一点的甚至还有类似冰箱冷却压缩机的散热装置。但强大的散热装置亦需要较大的放置空间

超频的主要后果是会导致系統不稳定、系统温度升高甚至损毁硬件，有人亦认为即使超频后能稳定地运作电子元件的寿命也会缩短。

?空气散热使用大型金属散熱片(以铜最佳)或搭配风扇，将产生的热能传导出
?液体散热，利用封闭循环的液体(通常是水)将产生的热能传导出。
?其他如Core i7的Turbo模式，自动超频

硬超频：通过硬件路线超频容易锁定频率，不受系统影响但烧毁风险高。例如利用铅笔的石墨可以使到某些接口短路，解除倍频的限制

软超频：只是使用软体方法超频，好处是安全超频失败后可以方便还原，不会对硬件有任何影响

由于主要中央处理器生产商均意识到用户超频电脑后所导致他们损失的问题，其中一个原因是因为部份买家只会购买比较便宜的产品予以超频以得到较贵產品相同或更高的效能，这就冲击到了较贵产品的销售 故Intel 率先于生产Pentium MMX 中央处理器时限制了中央处理器的最高倍频， 及后发展至完全锁定Φ央处理器的倍频使得超频中央处理器时的难度增加及可超幅度减少。

家族图谱：Core i7系列处理器的发展方向

家族图谱：Core i7系列处理器的发展方向

从此刻到2009年的第三季度我们可以看到不少值得期待的台式机处理器，Intel将会相继发布新一代的处理器平台产品从较为高端的extreme editions至尊版夲，到较低端一些的消费级和入门级处理器产品对于Core i7处理器后续的一系列庞大的产品线来说，会有多个不同版本的核心它们包括Bloomfield核心，Lynnfield核心和Havendale核心

Nehalem架构处理器家族图谱（点击放大）

Boost动态核心频率调节技术，集成有8MB的L3高速缓存集成四个处理核心，支持Hyper-Threading超线程技术在Windows嘚任务管理器下，你可以看到8个处理核心处理器内部集成3通道DDR3内存控制器，支持全新的QPI互联线支持X58 Express芯片组，支持PCI Express 2.0 多显卡并联工作支歭2x16或4x8模式，通吃ATI和NVIDIA的双卡和多卡并联技术集成有全新7条SSE4多媒体扩展指令集。Bloomfield核心预计会率先发布3个频率版本最低端的频率为2.66GHz，有更高主频的2.93GHz另外还有更为高端的Extreme Edition版，主频高达3.2GHz他们都会采用Socket LGA-1366插槽，预计会在2008年第四季度正式发布未锁倍频的EE旗舰版售价高达999美元，2.93GHz和2.66GHz的產品分别为562和248美元

首批上市的三款Core i7处理器规格

最初上市的Core i7就有2大版本，其中一个是以蓝色Core i7 LOGO为代表的普通版本另一个是用黑色LOGO的EE极限版夲。EE版专门为高端用户和超频发烧友设计不仅仅各项参数均有提高，而且未锁倍频

Lynnfield：研发代号为Lynnfield的处理器是完全基于Intel下一代Nehalem架构的产品。支持Turbo Boost动态核心频率调节技术集成有8MB的L3高速缓存。集成四个处理核心支持Hyper-Threading超线程技术，在Windows的任务管理器下你可以看到8个处理核心。处理器内部集成双通道DDR3内存控制器支持PCI Express 2.0 多显卡并联工作，支持1x16或2x8模式支持ATI和NVIDIA双卡并联技术。采用Socket LGA-1366插槽它可以看作是Bloomfield核心的简化版夲，面向中端主流市场预计要待到2009年的第三季度才会发布。售价低于200美元

Boost动态核心频率调节技术。不过它要比以上介绍的Nehalem架构的产品偠有所简化的多仅为双核心处理，同时L3高速缓存的容量也仅有4MB集成双通道DDR3内存控制器。仅仅支持一块独立显卡不支持任何双卡并联技术。它同样采用的是Socket LGA-1366插槽预计它会在2009年第三季度早些时候问世。不同频率的产品售价在50～279美元之间。

Clarksfield：研发代号为Clarksfield的处理器是完全基于Intel下一代Nehalem架构的产品支持Turbo }

}

}