之前自己期末考试复习时写的总结，希望对大家有点用！

1、冯诺依曼计算机的基本特点（存储程序+程序控制，习题册）

2、计算机的性能指标：

（1）吞吐量：表征一台计算机在某一时间间隔内能够处理的信息量。

（2）响应时间：表征从输入有效到系统产生响应之间的时间度量，用时间单位来度量。

（3）利用率：在给定的时间间隔内系统被实际使用的时间所占的比率。

（4）处理器字长：指处理机运算器中一次能够完成二进制数运算的位数。

（5）存储器容量：存储器中所有存储单元的总数。

（6）存储器带宽：单位时间内从存储器读出的二进制信息量，B/s。

（7）主频/时钟周期。

（8）CPU执行时间：表示一段程序执行过程中所占用的CPU时间。

（9）CPI：每条指令的周期，即执行一条指令所需的平均周期数。

（10）MIPS：每秒百万指令数，即单位时间内执行的指令数。

（11）MFLOPS：每秒百万次浮点操作次数，用来衡量机器浮点操作的性能。

3、计算机硬件有哪些部件？各部分的作用是什么？（习题册）

1、原码：表示简单，易于同真值之间进行转换，实现乘除运算规则简单。进行加减运算十分麻烦。这是因为，当两数相加时，如果是同号则数值相加；如果是异号，则要进行减法。而在进行减法时还要比较绝对值的大小，然后大数减去小数，最后还要给结果选择符号。

2、为什么要进行补码运算？

将减法变成加法，简化了运算电路；符号位也参与运算，完美地解决原码问题。But在求补码时还要进行减法运算，反码解决。

3、溢出的检测有哪几种方法？

第一种是采用双符号位法；第二种是采用单符号法。

4、比较几种浮点除法操作步骤？

操作数的检查,看有无简化操作的可能；比较阶码大小并完成对阶；尾数进行加或减运算；结果规格化并进行舍入处理。

6、浮点乘、除法运算步骤第一步,0操作数检查；第二步,阶码加/减操作；第三步,尾数乘/除操作；第四步,结果规格化及舍入处理。

2、读周期与读出时间有什么区别？

读出时间(TAQ)是从给出有效地址到外部数据总线上稳定地出现所读出的数据信息所经历的时间。读周期时间(TRC)则是存储片进行两次连续读操作时所必须间隔的时间，它总是大于或等于读出时间。

3、集中式刷新和分散式刷新

集中式刷新:DRAM的所有行在每一个刷新周期中都被刷新。例如刷新周期为8ms的内存来说，所有行的集中式刷新必须每隔8ms进行一次。为此将8ms时间分为两部分：前一段时间进行正常的读/写操作，后一段时间（8ms至正常读/写周期时间）做为集中刷新操作时间。分散式刷新:每一行的刷新插入到正常的读/写周期之中。把一个存储系统周期tc分为两半，周期前半段时间tm用来读/写操作或维持信息，周期后半段时间tr作为刷新操作时间。

4、闪速存储器的基本操作

编程操作：即写操作。所有存储元的原始状态均处“1”状态，编程操作的目的是使存储元改写成“0”状态。一旦存储元被编程，存储的数据可保持100年之久而无需外电源。读取操作：控制栅加上正电压。浮空栅上的负电荷量将决定是否可以开启MOS晶体管。如果存储元原存1，可认为浮空栅不带负电，晶体管开启。如果存储元原存0，可认为浮空栅带负电，晶体管不能开启导通。擦除操作：与编程操作正好相反，在源极S上的正电压吸收浮空栅中的电子，从而使全部存储元变成1状态。

5、多模块交叉存储器组织方式有几种？各有什么优缺点？

顺序方式：某个模块进行存取时，其他模块不工作。

优点：某一模块出现故障时，其他模块可以照常工作，通过增添模块来扩充存储器容量比较方便。缺点：各模块串行工作，存储器的带宽受到了限制。

交叉方式：地址码的低位字段经过译码选择不同的模块，而高位字段指向相应模块内的存储字，连续地址分布在相邻的不同模块内。

优点：对连续字的成块传送可实现多模块流水式并行存取，大大提高存储器的带宽。

6、Cache有什么功能？Cache工作原理与设计依据？

Cache是介于CPU和主存之间的小容量存储器，存取速度比主存快。它能高速地向CPU提供指令和数据，加快程序的执行速度。它是为了解决CPU和主存之间速度不匹配而采用的一项重要技术，一般采用高速的SRAM构成。

当CPU读取主存中一个字时，便发出此字的内存地址到cache和主存。此时cache控制逻辑依据地址判断此字当前是否在cache中：若是，此字立即传送给CPU；若非，则用主存读周期把此字从主存读出送到CPU，与此同时，把含有这个字的整个数据块从主存读出送到cache中。Cache的设计依据：CPU这次访问过的数据，下次有很大的可能也是访问附近的数据。

7、Cache与主存有哪几种地址映射方式？各有什么优缺点？

（1）全相联映射：主存中一个块的地址与块的内容一起存于cache的行中，其中块地址存于cache行的标记部分中。这种方法可使主存的一个块直接拷贝到cache中的任意一行上，非常灵活。

主要缺点：比较器电路难于设计和实现，因此只适合于小容量cache采用。

（2）直接映射：cache的行号i和主存的块号j有如下函数关系：i=j mod m(m为cache中的总行数)。

优点：硬件简单，成本低。缺点：每个主存块只有一个固定的行位置可存放,容易产生冲突，因此适合大容量cache采用。

（3）组相联映射：前两种的折中，将cache分成u组，每组v行，主存块存放到哪个组是固定的，至于存到该组哪一行是灵活的，即有如下函数关系：m＝u×v，组号q＝j mod u。

8、Cache的三种常用替换算法是？

（1）最不经常使用（LFU）算法：将一段时间内被访问次数最少（出现次数最少,22143替换掉1）的那行数据换出。每行设置一个计数器，从0开始计数，每访问一次，被访行的计数器增1。当需要替换时，将计数值最小的行换出，同时将这些行的计数器都清零。这种算法将计数周期限定在对这些特定行两次替换之间的间隔时间内，不能严格反映近期访问情况。

（2）近期最少使用（LRU）算法：LRU算法将近期内长久未被访问过（22143替换掉2）的行换出。每行也设置一个计数器，cache每命中一次，命中行计数器清零，其它各行计数器增1。当需要替换时，将计数值最大的行换出。这种算法保护了刚拷贝到cache中的新数据行，有较高的命中率。

（3）随机替换：随机替换策略从特定的行位置中随机地选取一行换出。在硬件上容易实现，且速度也比前两种策略快。缺点是降低了命中率和cache工作效率。

9、Cache的写操作策略有哪些？

（1）写回法：当CPU写cache命中时，只修改cache的内容，而不立即写入主存；只有当此行被换出时才写回主存。这种方法减少了访问主存的次数,但是存在不一致性的隐患。

（2）全写法：当写cache命中时，cache与主存同时发生写修改，因而较好地维护了cache与主存的内容的一致性。当写cache未命中时，直接向主存进行写入，cache中每行无需设置一个修改位以及相应的判断逻辑。缺点是降低了cache的功效。

（3）写一次法基于写回法并结合全写法的写策略，写命中与写未命中的处理方法与写回法基本相同，只是第一次写命中时要同时写入主存。这样使其它使用该块数据的能即时进行标识或作废处理，以便于维护系统全部cache的一致性。

10、双端口存储器和多模块交叉存储器属于并行存储器结构。前者采用空间并行技术，后者采用时间并行技术。

11、存取时间与存储周期的区别？

存取时间是指从启动一次存储器操作到完成该操作所经历的时间。存储周期指主存进行一次完整的读写操作所需的全部时间，即连续两次访问存储器操作之间所需要的最短时间。存储周期一定大于存取时间。

1、指令系统：一台计算机中所有机器指令的集合。它是表征一台计算机性能的重要因素，其格式与功能不仅直接影响到机器的硬件结构，也直接影响到系统软件，影响到机器的适用范围。

2、出现CISC到RISC转变的原因？

（1）CISC使计算机研制开发周期变长，正确性难以保证，调试维护困难，而且大量使用频率很低的复杂指令造成了硬件资源的浪费。

（3）控制器设计难度下降。

3、一个完善的指令系统应该满足什么条件？

（1）完备性：指令丰富、功能齐全、使用方便。（2）有效性：程序执行时占据存储空间小、执行速度快。（3）规整性：对称性(所有寄存器、存储单元同等对待)、匀齐性（一种操作支持多种数据类型）、指令格式和数据格式的一致性（指令长度和数据长度通常是字节的整数倍）。（4）兼容性：系列机软件“向上兼容”。

4、多字长指令的优缺点？优点：提供足够的地址位来解决访问内存任何单元的寻址问题。缺点：必须两次或多次访问内存以取出一整条指令，降低了CPU的运算速度，又占用了更多的存储空间。等长指令字结构：各种指令字长度是相等的，指令字结构简单，且指令字长度是不变的。变长指令字结构：各种指令字长度随指令功能而异，结构灵活，能充分利用指令长度，但指令的控制较复杂。

5、在存储器中，操作数或指令字写入或读出的方式，有地址指定方式、相联存储方式和堆栈存取方式，几乎所有计算机在内存中都采用地址指定方式。当采用地址指定方式时，形成操作数或指令地址的方式，称为寻址方式。

6、RISC指令的最大特点？

①指令条数少；②指令长度固定，指令格式和寻址方式种类少；③只有取数/存数指令访问存储器，其余指令的操作均在寄存器之间进行。

1、控制器的组成与功能？

由程序计数器、指令寄存器、指令译码器、时序产生器和操作控制器组成，它是发布命令的“决策机构”，即完成协调和指挥整个计算机系统的操作。它的主要功能有：(1)从内存中取出一条指令，并指出下一条指令在内存中的位置。(2)对指令进行译码或测试，并产生相应的操作控制信号，以便启动规定的动作。(3)指挥并控制CPU、数据cache和输入/输出设备之间数据流动的方向。

2、运算器的组成与功能？

由算术逻辑单元(ALU)、累加寄存器、数据缓冲寄存器(DR)和状态条件寄存器(PSW)组成，它是数据加工处理部件。运算器接受控制器的命令而进行动作，即运算器所进行的全部操作都是由控制器发出的控制信号来指挥的，所以它是执行部件。运算器有两个主要功能：(1)执行所有的算术运算。(2)执行所有的逻辑运算，并进行逻辑测试，如零值测试或两个值的比较。

3、指令周期的基本概念

（1）指令周期：指取指令、分析指令到执行完该指令所需的全部时间。也可以说是CPU从内存取出一条指令并执行这条指令的时间总和。

（2）机器周期：通常又称CPU周期，通常用从内存读取一条指令字的最短时间来定义。一个机器周期中，包含若干个时钟周期（节拍脉冲或T周期）。

（3）时钟周期：把一个机器周期分为若干个相等的时间段，每一个时间段称为一个节拍。节拍常用具有一定宽度的电位信号表示，称之为节拍电位。节拍的宽度取决于CPU完成一次基本的微操作的时间，如：ALU完成一次正确的运算，寄存器间的一次数据传送等。

4、CPU如何识别是指令还是数据？（习题册）

5、控制器有哪几种控制方式？各有什么特点？（习题册）

6、微程序控制器基本思想？

仿照解题的方法，把操作控制信号编制成微指令，存放到只读存储器（控制存储器）里，运行时，一条一条地读出这些微指令，从而产生全机运行所需的各种操作控制信号。微程序设计技术是用软件方法来设计硬件的技术。

7、什么是微命令、微指令和微操作？微程序和机器指令什么关系？微程序和程序什么关系？

（1）微命令：控制部件通过控制线向执行部件发出的各种控制命令。

（2）微操作：执行部件接受微命令后所进行的操作，是计算机中最基本、不可再分解的基本操作。

（3）微指令(Micro-instruction)：在机器的一个CPU周期中，一组实现一定操作功能的微命令的组合。

（4）微程序(Micro-program)：实现一条机器指令功能的许多条微指令组成的序列。

（5）机器指令-》微程序-》微指令-》微命令-》微操作。

微程序是机器指令的实时解释器，微程序由微指令组成，用于描述机器指令，而程序由机器指令组成。

8、微命令编码的方法？

（1）直接表示法：操作控制字段中的每一位代表一个微命令。

优点：结构简单，并行性强，操作速度快，其输出直接用于控制。缺点：微指令字太长，因而使控制存储器容量较大。若微命令的总数为N个，则微指令字的操作控制字段就要有N位。另外，在N个微命令中，有许多是互斥的，不允许并行操作，将它们安排在一条微指令中是毫无意义的，只会使信息的利用率下降。

（2）编码表示法：把一组相斥性的微命令信号组成一个小组，然后通过小组译码器对每一个微命令信号进行译码，译码输出作为操作控制信号。

优点：可以用较少的二进制信息位表示较多的微命令信号，使指令字大大缩短。缺点：增加了译码电路，使微程序的执行速度减慢。

（3）混合编码法：把直接表示法与字段编码法混合使用，以便能综合考虑指令字长、灵活性、执行微程序速度等方面的要求。

9、微地址的形成方法？

（1）计数器方式：在顺序执行微指令时，后继微地址由现行微地址加上一个增量来产生。在这种方法中，顺序执行的微指令序列就必须安排在控制存储器的连续单元中。

优点：微指令的顺序控制字段较短，微地址产生机构简单。缺点：多路并行转移功能较弱，速度较慢，灵活性较差。

（2）多路转移方式：在多路转移方式中，当微程序不产生分支时，后继微地址直接由顺序控制字段给出。当微程序出现分支时，有若干“后选”微地址可供选择，则按顺序控制字段的“判别测试”标志和“状态条件”信息来选择其中一个微地址。“状态条件”有n位标志则可实现微程序2的n次方路转移，涉及微地址寄存器的n位。

优点：能以较短的顺序控制字段配合，实现多路并行转移，灵活性好，速度较快，缺点：转移地址逻辑需要用组合逻辑方法设计。

10、比较水平型微指令与垂直型微指令的优缺点？

（1）水平型微指令并行操作能力强，效率高，灵活性强，垂直型微指令则较差。（2）水平型微指令执行一条指令的时间短，垂直型微指令执行时间长。（3）由水平型微指令解释指令的微程序，有微指令字较长而微程序短的特点。垂直型微指令则相反。（4）水平型微指令用户难以掌握，而垂直型微指令与指令比较相似，相对来说，比较容易掌握。

11、硬布线控制器基本思想？

把控制部件看作为产生专门固定时序控制信号的逻辑电路，而此逻辑电路以使用最少元件和取得最高操作速度为设计目标。一旦控制部件构成后，除非重新设计和物理上对它重新布线，否则要想增加新的控制功能是不可能的。这种逻辑电路是一种由门电路和触发器构成的复杂树形逻辑网络，故称之为硬连线控制器。

12、微操作控制线号的产生

在微程序控制器中，微操作控制信号由微指令产生。在硬联线控制器中，某一微操作控制信号由布尔代数表达式描述的输出函数产生。

13、设计微操作控制信号的方法和过程？

根据所有机器指令流程图，寻找出产生同一个微操作信号的所有条件，并与适当的节拍电位和节拍脉冲组合，从而写出其布尔代数表达式并进行简化，然后用门电路或可编程器件来实现。

（1）画出指令流程图（2）列出微操作时间表将指令流程图中的微操作合理地安排到各个机器周期的相应节拍和脉冲中去；微操作时间表形象地表明：什么时间、根据什么条件发出哪些微操作信号。（3）进行微操作信号的组合当列出所有指令的微操作时间表之后，需要对它们进行综合分析，把凡是要执行某一微操作的所有条件(哪条指令、哪个机器周期、哪个节拍和脉冲等)都考虑在内，加以分类组合，列出各微操作产生的逻辑表达式，然后加以简化，使逻辑表达式更为合理。（4）实现电路根据整理并化简的逻辑表达式组，可以用一系列组合逻辑电路加以实现，用逻辑门电路或PLA等实现。

14、并行性的两种含义？

同时性：指两个以上事件在同一时刻发生。并发性：指两个以上事件在同一时间间隔内发生。计算机的并行处理技术概括起来主要有以下三种形式：时间并行、空间并行、时间并行+空间并行。

15、流水线中的三种相关冲突？

（1）资源相关：指多条指令进入流水线后在同一机器时钟周期内争用同一个功能部件所发生的冲突。

解决资源冲突的办法：(1)某条指令停顿一拍后再启动；(2)增设一个存储器，将指令和数据分别放在两个存储器中。

（2）数据相关：由于多条指令的重叠处理，当后继指令所需的操作数，刚好是前一指令的运算结果时，便发生数据相关冲突。分为RAW、WAW、WAR。

解决办法：（1）可以推后后继指令对相关单元的读操作。（2）设置相关的直接通路（Forwarding）。

（3）控制相关：由转移指令引起，当执行转移指令时，依据转移条件的产生结果，可能为顺序取下条指令；也可能转移到新的目标地址取指令，从而使流水线发生断流。为了减小转移指令对流水线性能的影响，常用以下两种转移处理技术：延迟转移法、转移预测法。

16、RISC的三个要素？

(1)一个有限的简单的指令集；(2)CPU配备大量的通用寄存器；(3)强调对指令流水线的优化。

指利用计算机来综合、集成地处理文字、图形、图象、声音、视频、动画等媒体，从而形成的一种全新的信息传播和处理的计算机技术。主要特征：信息表示的数字化、处理的集成性、系统的交互性。

控制、缓冲、状态、转换、整理、程序中断。2、集中式仲裁的三种查询方式及其优缺点？

（1）链式查询方式：通过接口的优先级排队电路来实现，离中央仲裁器最近的设备具有最高优先级。

工作过程：1）总线授权信号BG串行地从一个I/O接口传送到下一个I/O接口。2）假如BG到达的接口无总线请求，则继续往下查询。3）假如BG到达的接口有总线请求，BG信号便不再往下查询，该I/O接口获得了总线控制权。

优点：只用很少几根线就能按一定优先次序实现仲裁，并且链式结构很容易扩充设备。

缺点：对询问链的电路故障很敏感，若果第i个设备的接口中有关联的电路有故障，那么第i个以后的设备都不能进行工作，另外查询链的优先级固定。

（2）计时器定时查询方式：工作过程：1）总线上的任一设备要求使用总线时，通过BR线发出总线请求。2）中央仲裁器接到请求信号以后，在BS线为“0”的情况下让计数器开始计数，计数值通过一组地址线发向各设备。3）每个设备接口都有一个设备地址判别电路，当地址线上的计数值与请求总线的设备地址相一致时，该设备置BS线为“1”，获得了总线使用权，此时中止计数查询。

优点：通过设置计数器的初值可以方便地改变优先次序。

缺点：控制线较多、扩展性较差。（3）独立请求方式：每一个设备均有一对总线请求线BRi和总线授权线Bgi。中央仲裁器中的排队电路决定首先响应哪个设备的请求，给设备以授权信号BGi。

优点：响应时间快，另外对优先次序的控制相当灵活，优先级可通过程序改变。

缺点：控制线很多（2n根），总线裁决机构复杂。

不需要中央仲裁器，每个功能设备都有自己的仲裁号以及仲裁器。当设备有总线请求时，把其唯一的仲裁号发送到共享的仲裁总线上，每个仲裁器将仲裁总线上得到的号与自己的号进行比较。如果仲裁总线上的号大，则它的总线请求不予响应，并撤消它的仲裁号。最后，获胜者的仲裁号保留在仲裁总线上。分布式仲裁是以优先级仲裁策略为基础。

定时：事件出现在总线上的时序关系。总线的一次信息传送过程，大致可分为如下五个阶段：请求总线，总线仲裁，寻址(目的地址)，信息传送，状态返回(或错误报告)。为了同步主从双方的操作，必须制订定时协议。数据传送过程中采用的两种定时方式：同步定时和异步定时。

指的是总线上两个设备进行一次信息传输所需要的时间，如一次I/O传输为一个总线周期。

6、同步定时与异步定时

在同步定时协议中，事件出现在总线上的时刻由总线时钟信号来确定。总线信号中包含公共时钟线、一次I/O传输称为一个总线周期。每个功能模块什么时候发送或者接受信息都由统一时钟来规定。同步定时适用于总线长度较短、各功能模块存取时间比较接近的情况（按最慢的设备设定时钟）。

异步定时：后一事件出现在总线上的时刻取决于前一事件的出现，即建立在应答式或互锁机制基础上不需要统一的公共时钟信号。总线周期的长度是可变的。

优点： 总线周期长度可变，允许快速和慢速的功能模块都能连接到同一总线上。增加总线的复杂性和成本。 

外围设备大体分为输入设备、输出设备、外存设备、数据通信设备、过程控制设备五大类。每一种设备，都是在它自己的设备控制器控制下进行工作，而设备控制器则通过I/O接口模块和主机相连，并受主机控制。

2、磁盘存储器的主要技术指标？

存储密度、存储容量、平均寻址时间、平均存取时间、数据传输速率。

1、根据外设速度不同，I/O接口与外设间的数据传送方式有哪几种？

（1）速度极慢或简单的外围设备：无条件传送方式。这类设备CPU只要接收or发送数据即可。

（2）慢速或中速外围设备：异步传送方式。接口与外设在数据传送信号线之外安排若干条握手信号线来传递控制信息，指明何时能够传送信息。

（3）高速的外围设备：同步传送方式。接口按照某一确定的时钟速率与外设交换信息。

2、CPU管理外设的几种方式？

（1）程序查询方式：又叫程序控制I/O方式。在这种方式中，数据在CPU和外围设备之间的传输完全靠计算机程序控制，是在CPU主动控制下进行的。程序查询方式是最简单、最经济的输入/输出方式，只需要很少的硬件。

优点：CPU的操作和外围设备的操作能够同步，而且硬件结构比较简单。

缺点：由于外围设备动作很慢，程序进入查询循环时，CPU花很长时间等待外设完成，此时不能处理其他业务。

（2）程序中断方式：外围设备来“主动”通知CPU，当一个中断发生时，CPU暂停现行程序，而转向中断处理程序，进行数据传输等，处理完毕后CPU又返回到原来执行的任务。

优点：节省了CPU时间，是管理I/O操作的一个比较有效的方法。中断方式一般适用于随机出现的服务，并且一旦提出要求，应立即进行。缺点：同程序查询方式相比，硬件结构相对复杂一些，服务开销时间较大。

（3）直接内存访问（DMA）方式：是一种完全由硬件执行I/O交换的方式，DMA控制器从CPU完全接管对总线的控制权，数据交换不经过CPU而直接在主存和外围设备之间进行，以便高速传送数据。

优点：数据传送速度很高传送速率仅受到内存访问时间的限制。

缺点：与中断方式相比，需要更多的硬件适用于内存和高速外围设备之间大批数据交换的场合。

（4）通道方式：CPU将部分权力下放给通道，它可以实现对外围设备的统一管理和外围设备与内存之间的数据传送，大大提高了CPU的工作效率。这种提高CPU效率的办法是以花费更多硬件为代价的。

综上：程序查询方式和程序中断方式适用于数据传输率比较低的外围设备，而DMA方式、和通道方式适用于数据传输率比较高的设备。目前单片机和微型机中多采用程序查询方式、程序中断方式和DMA方式，通道方式用在大型计算机中。

3、程序查询方式的改进？

CPU在执行主程序的过程中可周期性地调用各外部设备的子程序，每次调用时，询问子程序依次测试各I/O设备的状态标志“Ready”，如果某设备的“Ready”为1，则转去执行该设备的服务子程序；若为0，则测试下一个设备。

通常根据设备地址与存储器地址的关系，有两种编址方式：

（1）统一编址：I/O设备中的控制寄存器、数据寄存器、状态寄存器等和内存单元一样看待，联合在一起编排地址。用访问内存的指令去访问I/O设备，不需要专门的I/O指令。

（2）单独编址：内存地址和I/O设备地址是分开的，不占用内存空间。访问I/O设备有专门的I/O指令组。

单级中断：采用串行排队链法。

多级中断：每一级均有一根中断请求线送往CPU的中断优先级排队电路，对每一级赋予了不同的优先级。显然这种结构就是独立请求方式的逻辑结构。

6、CPU与DMAC分时使用内存的方法？

（1）停止CPU访问内存：当外围设备要求传送一批数据时，由DMA控制器发一个停止信号给CPU，要求CPU放弃对总线的使用权。DMA控制器获得总线控制权后，开始进行数据传送。直到一组数据传送完毕后，DMA控制器才把总线控制权交还给CPU。

优点：控制简单，适合高速设备成组传送数据。缺点：DMA控制器访问内存的时间里，内存的效能没有充分发挥。

（2）周期挪用：当I/O设备没有DMA请求时，CPU按程序要求访问内存。一旦I/O设备有DMA请求并获得CPU批准后，CPU让出一两个周期的总线控制权，由I/O设备挪用，进行一次数据传送；然后，DMA控制器把总线控制权交还CPU，CPU继续工作。重复，直到数据块传送完。

优点：周期挪用的方式既实现了I/O传送，又较好地发挥了内存和CPU的效率。缺点：I/O每次周期挪用都有申请总线、使用总线和归还总线的过程，一般来说总共需要2-5个内存周期，适用于外设读取周期大于内存存取周期。

（3）DMA和CPU交替访问：CPU周期分为C1和C2两个分周期，一个供CPU访存，一个供DMA控制器访存。

优点：总线控制权的转移几乎不需要时间，DMA传送效率很高。适用于CPU工作周期比内存存取周期长得多的情况。缺点：硬件逻辑更加复杂，而且在没有DMA数据传送情况下，时间片被浪费。

7、数组多路通道与字节多路通道异同？

数组多路通道基本思想：当某设备进行数据传送时，通道只为该设备服务；当设备在执行寻址等控制性动作时，通道暂时断开与这个设备的连接，挂起该设备的通道程序，去为其他设备服务，即执行其他设备的通道程序。

字节多路通道基本思想：通道在传送两个字节之间有很多空闲时间，利用这个空闲时间为其他设备服务。

相同之处：都是多路通道，在一段时间内能交替执行多个设备的通道程序，使它们同时工作。

（1）数组多路允许多个设备同时工作，但只允许一个设备进行传输型操作，其他设备进行控制型操作。字节多路不仅允许多个设备同时操作，而且也允许它们同时进行传输型操作。

（2）数组多路与设备之间数据传送的基本单位是数据块，通道必须为一个设备传送完一个数据块后才能为别的设备传送数据块。而字节多路与设备之间数据传输基本单位是字节，通道为一个设备传送完一个字节后又可以为另一个设备传送一个字节。  

1、cache与虚存的异同？

从虚存的概念可以看出，主存-辅存的访问机制与cache-主存的访问机制是类似的。这是由cache存储器、主存和辅存构成的三级存储体系中的两个层次。cache和主存之间以及主存和辅存之间分别有辅助硬件和辅助软硬件负责地址变换与管理，以便各级存储器能够组成有机的三级存储体系。

2、cache-主存和主存-辅存这两个存储层次的异同点？

（1）出发点相同：二者都是为了提高存储系统的性能价格比而构造的分层存储体系，都力图使存储系统的性能接近高速存储器，而价格和容量接近低速存储器。（2）原理相同：都是利用了程序运行时的局部性原理把最近常用的信息块从相对慢速而大容量的存储器调入相对高速而小容量的存储器。

（1）侧重点不同：cache主要解决主存与CPU的速度差异问题；虚存主要是解决存储容量问题，另外还包括存储管理、主存分配和存储保护等方面。

（2）数据通路不同：CPU与cache和主存之间均有直接访问通路，cache不命中时可直接访问主存；而虚存所依赖的辅存与CPU之间不存在直接的数据通路，当主存不命中时只能通过调页解决，CPU最终还是要访问主存。

（3）透明性不同：cache的管理完全由硬件完成，对系统程序员和应用程序员均透明；而虚存管理由软件和硬件共同完成，由于软件的介入，虚存对实现存储管理的系统程序员不透明，而只对应用程序员透明。（4）未命中时的损失不同：由于主存的存取速度通常比辅存的存取速度快上千倍，故主存未命中时系统的性能损失要远大于cache未命中时的损失。

3、页式虚拟存储器的优缺点？

优点：①页长固定、便于构造页表、易于管理。②不存在外碎片，空间利用率高。缺点：页长与程序的逻辑大小不相关，不利于编程时的独立性，并给存储共享、存储保护等操作造成麻烦。

4、段式虚拟存储器的优缺点？

优点：①段的逻辑独立性使其易于编译、管理、修改和保护，也便于多道程序共享。②段长可以根据需要动态改变。缺点：①因为段的长度不固定，主存空间分配比较麻烦。②容易在段间留下许多外碎片，造成存储空间利用率降低。③必须用加法操作通过段起址与段内偏移量的求和运算求得物理地址。因此，段式存储管理比页式存储管理方式需要更多的硬件支持。

5、虚存的替换算法与cache的替换算法不同的是？

（1）cache的替换全部靠硬件实现，而虚存的替换有操作系统的支持。（2）虚存缺页对系统性能的影响比cache未命中要大得多，因为调页需要访问辅存，要进行任务切换等。（3）虚存页面替换的选择余地很大，属于一个进程的页面都可替换。 

1、为什么页式直接拼接，而段式要相加？

由于物理页和虚拟页大小相同，且为2的整数次幂，所以页式可以直接用物理页号和偏移地址拼接组成物理地址；而段式虚拟存储额各段大小不同，且段起始位置任意，所以必须相加。

一是分配的页面数太少，二是替换策略不佳。解决：适当增加分配给用户程序的页面数，选取LRU或其他更好的替换策略。

3、比较单总线、多总线结构的性能特点？

单总线：用单一的系统总线连接整个计算机系统的各大功能部件，各大部件之间的所有信息传送都通过这组总线。

优点：允许外设之间或者外设与内存之间直接交换信息，只需CPU分配总线使用权，不需要CPU干预信息交换。

缺点：由于全部系统部件都链接在一组总线上，所以总线负载很重，可能使其吞吐量达到不能胜任的程度，故多为小型机和微型机采用。

多总线：是通过桥、CPU总线、系统总线和高速总线彼此相连，各大部件的信息传送不只是通过系统总线；高中低速设备连接到不同的总线上进行工作，以提高总线的效率和吞吐量。

4、PCI总线中三种桥名称？桥作用？

HOST桥、PCI/LAGACY总线桥、PCI/PCI桥。桥在pci总线体系结构中起着很重要的作用，它连接两条总线，使彼此间相互通信。桥又是一个总线转换部件，可以把一条总线上的地址空间映射到另一条总线的地址空间上，从而使系统中任意一个总线主设备都能看到同样的一份地址表。桥可以实现总线间的猝发式传送，可是所有的存取都是按cpu的需要出现在总线上。由上可见，以桥连接实现的pci总线结构具有很好的扩充性和兼容性，允许多条总线并行工作。

5、比较通道,DMA,中断三种基本l/o方式的异同点？

相同点：均为外围设备和内存之间的输入/输出控制方式。

中断：允许I/O设备主动打断CPU的运行并请求服务，从而“解放”CPU，使得其向I/O控制器发送读命令后可以继续做其他有用的工作；

DMA：直接存储器存取方式的基本思想是在I/O设备和内存之间开辟直接的数据交换通路，彻底“解放”CPU；

I/O通道方式：DMA方式的发展，它可以进一步减少CPU的干预，即把对一个数据块的读（或写）为单位的干预，减少为对一组数据块的读（或写）及有关的控制和管理为单位的干预。

DMA：不需要CPU干预介入的控制器来控制内存与外设之间的数据交流的场合

I/O通道方式：适用于以字节为单位的干预，同时实现CPU、通道和I/O设备三者并行操作的场合

中断：在系统中具有多个中断源的情况下,常用的处理方法有，多中断信号线法.中断软件查询法.雏菊链法、总线仲裁法和中断向量表法。

DMA：获取总线的3种方式分别为:暂停方式、周期窃取方式和共享方式。

I/O通道方式：通道是一种通过执行通道程序管理I/O操作的控制器,它使主机与1/0操作之间达到更高的并行程度。按照所采取的传送方式,可将通道分为字节多路通道、选择通道和数组多路通道3种。

4、什么是指令？什么是程序？

计算机硬件可以直接执行的每一个基本的算术运算或逻辑运算操作称为一条指令，而解决某一问题的的一串指令序列称为程序。

5、总线结构对计算机系统性能的影响？

(1)简化了硬件的设计。从硬件的角度看，面向总线是由总线接口代替了专门的I/O接口，由总线规范给出了传输线和信号的规定，并对存储器、I/O设备和CPU如何挂在总线上都作了具体的规定，所以，面向总线的微型计算机设计只要按照这些规定制作CPU插件、存储器插件以及I/O插件等，将它们连入总线即可工作，而不必考虑总线的详细操作。

(2)简化了系统结构。整个系统结构清晰，连线少，底板连线可以印刷化。

(3)系统扩充性好。一是规模扩充，二是功能扩充。规模扩充仅仅需要多插一些同类型的插件；功能扩充仅仅需要按总线标准设计一些新插件。插件插入机器的位置往往没有严格的限制。这就使系统扩充既简单又快速可靠，而且也便于查错。

(4)系统更新性能好。因为CPU、存储器、I/O接口等都是按总线规约挂到总线上的，因而只要总线设计恰当，可以随时随着处理器芯片以及其他有关芯片的进展设计新的插件，新的插件插到底板上对系统进行更新，而这种更新只需更新需要更新的插件，其他插件和底板连线一般不需更改。

1、计算机硬件能直接执行的只有（）

C、机器语言和汇编语言

2、完整的计算机系统应包括

A、运算器、存储器、控制器

D、配套的硬件设备和软件系统

3、下列数中最大的数为

9、运算器虽有许多部件组成，但核心部分是

10、四片74181ALU和一片74182CLA器件相配合，具有如下进位传递功能：

B、组内先行进位，组间先行进位

C、组内先行进位，组间行波进位

D、组内行波进位，组间先行进位

11、在定点数运算中产生溢出的原因是

A、运算过程中最高位产生了进位或错位

B、参加运算的操作数超出了机器的表示范围

C、运算的结果的操作数超出了近期的表示范围

D、寄存器的位数太少，不得不舍弃最低有效位

12、存储器是计算机系统中的记忆设备，它主要用来

C、存储器进行连续读和写操作所允许的最短时间间隔

D、存储器进行连续写操作所允许的最短时间间隔

14、某单片机字长16位，它的存储量64KB，若按字编址，那么它的寻址范围是

15、某DRAM芯片，其存储容量为512K X 16位，该芯片的地址线盒数据线的数目是

16、交叉存储器实质上是一种存储器，它能执行独立的读写操作

A、模块式，并行，多个

B、模块式，串行，多个

B、整体式，并行，多个 D、整体式，串行，多个

17、主存储器和CPU之间增加cache的目的是

A、解决CPU和主存光之剑的速度匹配问题

B、扩大主存储器的容量

C、扩大CPU中通用寄存器的数量

D、既扩大主存容量又扩大CPU通用寄存器数量

18、下列因素下，与chahe的命中率无关的是

19、寄存器间接寻址方式中，操作数处在

20、下列几项中，不符合RISC指令系统的特点是